Beschleunigte AMD-Prozessoreinheit - AMD Accelerated Processing Unit
Veröffentlichungsdatum | 2011 (Original); 2018 (Zen-basiert) |
---|---|
Code Name |
Fusion Desna Ontario Zacate Llano Hondo Trinity Weatherford Richland Kaveri Godavari Kabini Temash Carrizo Bristol Ridge Raven Ridge Picasso Renoir Cezanne IGP Wrestler WinterPark BeaverCreek |
Die Architektur | AMD64 |
Modelle | |
Kerne | 2 bis 8 |
Transistoren | |
API- Unterstützung | |
Direct3D |
Direct3D 11 Direct3D 12 |
OpenCL | 1,2 |
OpenGL | 4.1+ |
Die AMD Accelerated Processing Unit ( APU ), früher bekannt als Fusion , ist der Marketingbegriff für eine Reihe von 64-Bit- Mikroprozessoren von Advanced Micro Devices (AMD), die als zentrale Verarbeitungseinheit (CPU) und Grafikverarbeitungseinheit ( GPU) auf einem einzelnen Die . APUs sind Allzweckprozessoren mit integrierten Grafikprozessoren (IGPs).
AMD kündigte im Januar 2011 die APUs der ersten Generation an, Llano für High-Performance- und Brazos für Low-Power-Geräte. Die zweite Generation Trinity für High-Performance- und Brazos-2 für Low-Power-Geräte wurden im Juni 2012 angekündigt. Die dritte Generation Kaveri für Hochleistungsgeräte wurden im Januar 2014 eingeführt, während Kabini und Temash für Geräte mit geringem Stromverbrauch im Sommer 2013 angekündigt wurden. Seit der Einführung der Zen-Mikroarchitektur sind Ryzen- und Athlon-APUs als Raven Ridge auf dem Weltmarkt erhältlich DDR4-Plattform, nach Bristol Ridge ein Jahr zuvor.
AMD lieferte auch semi-kundenspezifische APUs für Konsolen, beginnend mit der Veröffentlichung der Videospielkonsolen der achten Generation von Sony PlayStation 4 und Microsoft Xbox One .
Auch Intel- CPUs mit integrierter Intel-Grafiktechnologie haben CPU und GPU auf einem einzigen Die, bieten jedoch keine HSA- Unterstützung.
Geschichte
Das AMD Fusion-Projekt startete 2006 mit dem Ziel, ein System auf einem Chip zu entwickeln , das eine CPU mit einer GPU auf einem einzigen Die kombiniert . Diese Bemühungen wurden durch die Übernahme des Grafikchipsatz-Herstellers ATI durch AMD im Jahr 2006 vorangetrieben . Das Projekt erforderte angeblich drei interne Iterationen des Fusion-Konzepts, um ein Produkt zu schaffen, das als Veröffentlichungswürdig erachtet wurde. Gründe für die Verzögerung des Projekts sind die technischen Schwierigkeiten bei der Kombination von CPU und GPU auf demselben Die bei einem 45-nm-Prozess und widersprüchliche Ansichten darüber, welche Rolle CPU und GPU innerhalb des Projekts spielen sollten.
Die Desktop- und Laptop-APU der ersten Generation mit dem Codenamen Llano wurde am 4. Januar 2011 auf der CES 2011 in Las Vegas angekündigt und kurz darauf veröffentlicht. Es verfügte über K10- CPU-Kerne und eine GPU der Radeon HD 6000- Serie auf demselben Die auf dem FM1- Sockel. Als Brazos- Plattform wurde eine APU für Low-Power-Geräte angekündigt , die auf der Bobcat-Mikroarchitektur und einer GPU der Radeon HD 6000-Serie auf demselben Die basiert.
Auf einer Konferenz im Januar 2012 kündigte Corporate Fellow Phil Rogers an, dass AMD die Fusion-Plattform in Heterogeneous System Architecture (HSA) umbenennen werde, und erklärte: „Es ist nur passend, dass der Name dieser sich entwickelnden Architektur und Plattform repräsentativ für die gesamte , eine technische Community, die in diesem sehr wichtigen Bereich der Technologie- und Programmierentwicklung führend ist." Später stellte sich jedoch heraus, dass AMD Gegenstand einer Markenverletzungsklage der Schweizer Firma Arctic gewesen war, die den Namen "Fusion" für eine Reihe von Netzteilen verwendet hatte .
Die zweite Generation Desktop- und Laptop - APU des Codename Trinity wurden im Oktober 2012. Es kennzeichnete auf AMDs 2010 Financial Analyst Day und veröffentlichten angekündigt Piledriver - Kern CPU und Radeon HD 7000 Series GPU - Kern auf dem FM2 Sockel. AMD hat am 12. März 2013 für Laptops/Mobile und am 4. Juni 2013 für Desktops unter dem Codenamen Richland eine neue APU auf Basis der Piledriver-Mikroarchitektur veröffentlicht . Die zweite Generation APU für Low-Power - Geräte, Brazos 2.0 , verwendete genau denselben APU - Chip, aber RAN bei höherer Taktfrequenz und rebranded die GPU als Radeon HD7000 - Serie und verwendeten , um einen neuen IO - Controller - Chip.
Semi-Custom-Chips wurden in den Videospielkonsolen Microsoft Xbox One und Sony PlayStation 4 und anschließend in den Konsolen Microsoft Xbox Series X|S und Sony PlayStation 5 eingeführt .
Am 14. Januar 2014 wurde eine dritte Generation der Technologie veröffentlicht, die eine stärkere Integration zwischen CPU und GPU bietet. Die Desktop- und Laptop-Variante trägt den Codenamen Kaveri und basiert auf der Steamroller-Architektur , während die Low-Power-Varianten mit den Codenamen Kabini und Temash auf der Jaguar-Architektur basieren .
Seit der Einführung von Zen- basierten Prozessoren hat AMD seine APUs in Ryzen mit Radeon Graphics und Athlon mit Radeon Graphics umbenannt , wobei Desktop-Einheiten das G- Suffix auf ihren Modellnummern zugewiesen wurde , um sich von regulären Prozessoren (z. B. Ryzen 5 3400 G & Athlon 3000 G ) und auch um sich von den APUs der früheren Bulldozer- Ära der A-Serie zu unterscheiden. Die mobilen Gegenstücke wurden unabhängig von Suffixen immer mit Radeon Graphics gepaart.
Im November 2017 veröffentlichte HP das Envy x360 mit der Ryzen 5 2500U APU, der ersten APU der 4. Generation, basierend auf der Zen-CPU-Architektur und der Vega-Grafikarchitektur.
Merkmale
Heterogene Systemarchitektur
AMD ist Gründungsmitglied der Heterogeneous System Architecture (HSA) Foundation und arbeitet daher gemeinsam mit anderen Mitgliedern aktiv an der Entwicklung von HSA . Die folgenden Hardware- und Softwareimplementierungen sind in AMDs APU-Markenprodukten verfügbar:
Typ | HSA-Funktion | Zuerst implementiert | Anmerkungen |
---|---|---|---|
Optimierte Plattform | GPU-Computing-C++-Unterstützung | 2012 Trinity- APUs |
Unterstützt OpenCL C++- Anweisungen und die C++ AMP- Spracherweiterung von Microsoft . Dies erleichtert die Programmierung von CPU und GPU, die zusammenarbeiten, um parallele Workloads zu verarbeiten. |
HSA-fähige MMU | Die GPU kann über die Übersetzungsdienste und das Seitenfehlermanagement der HSA MMU auf den gesamten Systemspeicher zugreifen. | ||
Gemeinsame Energieverwaltung | CPU und GPU teilen sich jetzt das Leistungsbudget. Priorität hat der Prozessor, der für die aktuellen Aufgaben am besten geeignet ist. | ||
Architekturintegration | Heterogenes Speichermanagement : Die MMU der CPU und die IOMMU der GPU teilen sich denselben Adressraum. | 2014 PlayStation 4 , Kaveri- APUs |
CPU und GPU greifen nun mit dem gleichen Adressraum auf den Speicher zu. Zeiger können nun frei zwischen CPU und GPU übergeben werden, wodurch Zero-Copy ermöglicht wird . |
Vollständig kohärenter Speicher zwischen CPU und GPU | Die GPU kann jetzt auf Daten aus zusammenhängenden Speicherbereichen im Systemspeicher zugreifen und diese zwischenspeichern und auch auf die Daten aus dem Cache der CPU verweisen. Cache-Kohärenz bleibt erhalten. | ||
GPU verwendet auslagerbaren Systemspeicher über CPU-Zeiger | Die GPU kann den gemeinsamen virtuellen Speicher zwischen CPU und GPU nutzen, und auslagerungsfähiger Systemspeicher kann jetzt direkt von der GPU referenziert werden, anstatt vor dem Zugriff kopiert oder angeheftet zu werden. | ||
System Integration | GPU compute Kontextumschaltung | Carrizo- APU 2015 |
Rechenaufgaben auf der GPU können kontextabhängig umgeschaltet werden, was eine Multitasking-Umgebung und auch eine schnellere Interpretation zwischen Anwendungen, Rechenleistung und Grafik ermöglicht. |
GPU - Grafik Vorkaufsrecht | Lange laufende Grafikaufgaben können vorweggenommen werden, sodass Prozesse mit geringer Latenz auf die GPU zugreifen können. | ||
Servicequalität | Zusätzlich zur Kontextumschaltung und Vorbelegung können Hardwareressourcen zwischen mehreren Benutzern und Anwendungen entweder ausgeglichen oder priorisiert werden. |
Funktionsübersicht
Die folgende Tabelle zeigt , verfügt die AMD ‚s APUs (siehe auch: Liste der AMD Verarbeitungseinheiten beschleunigt ).
Code Name | Server | Basic | Toronto | |||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Mikro | Kyoto | |||||||||||||||||||
Desktop | Leistung | Renoir | Cézanne | |||||||||||||||||
Mainstream | Llano | Dreieinigkeit | Richland | Kaveri | Kaveri-Refresh (Godavari) | Carrizo | Bristol Ridge | Rabengrat | Picasso | |||||||||||
Eintrag | ||||||||||||||||||||
Basic | Kabinia | |||||||||||||||||||
Handy, Mobiltelefon | Leistung | Renoir | Cézanne | |||||||||||||||||
Mainstream | Llano | Dreieinigkeit | Richland | Kaveri | Carrizo | Bristol Ridge | Rabengrat | Picasso | ||||||||||||
Eintrag | Dali | |||||||||||||||||||
Basic | Desna, Ontario, Zacate | Kabini, Temash | Beema, Mullins | Carrizo-L | Stoney Ridge | |||||||||||||||
Eingebettet | Dreieinigkeit | Weißkopfseeadler |
Merlin Falcon , Brauner Falke |
Große, ehrenwerte Eule | Grauer Falke | Ontario, Zacate | Kabinia |
Steppenadler , Gekrönter Adler , LX-Familie |
Präriefalke | Gebänderter Turmfalke | ||||||||||
Plattform | High-, Standard- und Low-Power | Niedriger und extrem geringer Stromverbrauch | ||||||||||||||||||
Freigegeben | August 2011 | Okt. 2012 | Juni 2013 | Januar 2014 | 2015 | Juni 2015 | Juni 2016 | Okt. 2017 | Januar 2019 | März 2020 | Januar 2021 | Januar 2011 | Mai 2013 | April 2014 | Mai 2015 | Februar 2016 | April 2019 | |||
CPU- Mikroarchitektur | K10 | Piledriver | Dampfwalze | Bagger | " Bagger+ " | Zen | Zen+ | Zen 2 | Zen 3 | Rotluchs | Jaguar | Puma | Puma+ | " Bagger+ " | Zen | |||||
IST EIN | x86-64 | x86-64 | ||||||||||||||||||
Steckdose | Desktop | Hochwertig | N / A | N / A | ||||||||||||||||
Mainstream | N / A | AM4 | ||||||||||||||||||
Eintrag | FM1 | FM2 | FM2+ | N / A | ||||||||||||||||
Basic | N / A | N / A | AM1 | N / A | ||||||||||||||||
Sonstiges | FS1 | FS1+ , FP2 | FP3 | FP4 | FP5 | FP6 | FT1 | FT3 | FT3b | FP4 | FP5 | |||||||||
PCI-Express- Version | 2.0 | 3.0 | 2.0 | 3.0 | ||||||||||||||||
Fab. ( nm ) |
GF 32SHP ( HKMG SOI ) |
GF 28SHP (HKMG Schüttgut) |
GF 14LPP ( FinFET- Bulk) |
GF 12LP (FinFET-Bulk) |
TSMC N7 (FinFET-Bulk) |
TSMC N40 (Bulk) |
TSMC N28 (HKMG-Masse) |
GF 28SHP (HKMG Schüttgut) |
GF 14LPP ( FinFET- Bulk) |
|||||||||||
Matrizenfläche (mm 2 ) | 228 | 246 | 245 | 245 | 250 | 210 | 156 | 180 | 75 (+ 28 FCH ) | 107 | ? | 125 | 149 | |||||||
Mindest- TDP (W) | 35 | 17 | 12 | 10 | 4.5 | 4 | 3,95 | 10 | 6 | |||||||||||
Max. APU- TDP (W) | 100 | 95 | 65 | 18 | 25 | |||||||||||||||
Max. Standard-APU-Basistakt (GHz) | 3 | 3.8 | 4.1 | 4.1 | 3.7 | 3.8 | 3.6 | 3.7 | 3.8 | 4.0 | 1,75 | 2.2 | 2 | 2.2 | 3.2 | 3.3 | ||||
Max. APUs pro Knoten | 1 | 1 | ||||||||||||||||||
Max. CPU- Kerne pro APU | 4 | 8 | 2 | 4 | 2 | |||||||||||||||
Max. Threads pro CPU-Kern | 1 | 2 | 1 | 2 | ||||||||||||||||
Ganzzahlige Struktur | 3+3 | 2+2 | 4+2 | 4+2+1 | 4+2+1 | 1+1+1+1 | 2+2 | 4+2 | ||||||||||||
i386, i486, i586, CMOV, NOPL, i686, PAE , NX-Bit , CMPXCHG16B, AMD-V , RVI , ABM und 64-Bit LAHF/SAHF | ||||||||||||||||||||
IOMMU | N / A | |||||||||||||||||||
BMI1 , AES-NI , CLMUL und F16C | N / A | |||||||||||||||||||
MOVBE | N / A | |||||||||||||||||||
AVIC , BMI2 und RDRAND | N / A | |||||||||||||||||||
ADX , SHA , RDSEED , SMAP , SMEP , XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT und CLZERO | N / A | N / A | ||||||||||||||||||
WBNOINVD, CLWB, RDPID, RDPRU und MCOMMIT | N / A | N / A | ||||||||||||||||||
FPUs pro Kern | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Rohre pro FPU | 2 | 2 | ||||||||||||||||||
FPU-Rohrbreite | 128-Bit | 256-Bit | 80-Bit | 128-Bit | ||||||||||||||||
CPU- Befehlssatz SIMD- Ebene | SSE4a | AVX | AVX2 | SSSE3 | AVX | AVX2 | ||||||||||||||
3DNJetzt! | 3DNJetzt!+ | N / A | N / A | |||||||||||||||||
PREFETCH/PREFETCHW | ||||||||||||||||||||
FMA4 , LWP, TBM und XOP | N / A | N / A | N / A | N / A | ||||||||||||||||
FMA3 | ||||||||||||||||||||
L1 -Datencache pro Kern (KiB) | 64 | 16 | 32 | 32 | ||||||||||||||||
L1-Daten-Cache- Assoziativität (Wege) | 2 | 4 | 8 | 8 | ||||||||||||||||
L1-Befehlscaches pro Kern | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Max. APU-Gesamt-L1-Instruktionscache (KiB) | 256 | 128 | 192 | 256 | 512 | 64 | 128 | 96 | 128 | |||||||||||
Assoziativität des L1-Befehls-Cache (Wege) | 2 | 3 | 4 | 8 | 16 | 2 | 3 | 4 | ||||||||||||
L2-Caches pro Kern | 1 | 0,5 | 1 | 1 | 0,5 | 1 | ||||||||||||||
Max. APU-Gesamt-L2-Cache (MiB) | 4 | 2 | 4 | 1 | 2 | 1 | ||||||||||||||
L2-Cache- Assoziativität (Wege) | 16 | 8 | 16 | 8 | ||||||||||||||||
APU-gesamter L3-Cache (MiB) | N / A | 4 | 8 | 16 | N / A | 4 | ||||||||||||||
APU L3-Cache- Assoziativität (Wege) | 16 | 16 | ||||||||||||||||||
L3-Cache-Schema | Opfer | N / A | Opfer | Opfer | ||||||||||||||||
Maximale DRAM- Unterstützung auf Lager | DDR3-1866 | DDR3-2133 | DDR3-2133 , DDR4-2400 | DDR4-2400 | DDR4-2933 | DDR4-3200 , LPDDR4-4266 | DDR3L-1333 | DDR3L-1600 | DDR3L-1866 | DDR3-1866 , DDR4-2400 | DDR4-2400 | |||||||||
Max. DRAM- Kanäle pro APU | 2 | 1 | 2 | |||||||||||||||||
Max. Standard- DRAM- Bandbreite (GB/s) pro APU | 29.866 | 34.132 | 38.400 | 46.932 | 68.256 | ? | 10.666 | 12.800 | 14.933 | 19.200 | 38.400 | |||||||||
GPU- Mikroarchitektur | TeraScale 2 (VLIW5) | TeraScale 3 (VLIW4) | GCN 2. Generation | GCN 3. Generation | GCN 5. Generation | TeraScale 2 (VLIW5) | GCN 2. Generation | GCN 3. Generation | GCN 5. Generation | |||||||||||
GPU- Befehlssatz | TeraScale- Befehlssatz | GCN-Befehlssatz | TeraScale- Befehlssatz | GCN-Befehlssatz | ||||||||||||||||
Max. Standard-GPU-Basistakt (MHz) | 600 | 800 | 844 | 866 | 1108 | 1250 | 1400 | 2100 | 2100 | 538 | 600 | ? | 847 | 900 | 1200 | |||||
Maximale Standard- GPU-Basis GFLOPS | 480 | 614,4 | 648.1 | 886.7 | 1134,5 | 1760 | 1971.2 | 2150.4 | ? | 86 | ? | ? | ? | 345,6 | 460.8 | |||||
3D-Engine | Bis zu 400:20:8 | Bis zu 384:24:6 | Bis zu 512:32:8 | Bis zu 704:44:16 | Bis zu 512:32:8 | 80:8:4 | 128:8:4 | Bis zu 192:?:? | Bis zu 192:?:? | |||||||||||
IOMMUv1 | IOMMUv2 | IOMMUv1 | ? | IOMMUv2 | ||||||||||||||||
Video-Decoder | UVD 3.0 | UVD 4.2 | UVD 6.0 | VCN 1.0 | VCN 2.1 | VCN 2.2 | UVD 3.0 | UVD 4.0 | UVD 4.2 | UVD 6.0 | UVD 6.3 | VCN 1.0 | ||||||||
Video-Encoder | N / A | VCE 1.0 | VCE 2.0 | VCE 3.1 | N / A | VCE 2.0 | VCE 3.1 | |||||||||||||
AMD Fluid Motion | ||||||||||||||||||||
GPU-Energieeinsparung | Machtspiel | PowerTune | Machtspiel | PowerTune | ||||||||||||||||
TrueAudio | N / A | N / A | ||||||||||||||||||
FreeSync | 1 2 |
1 2 |
||||||||||||||||||
HDCP | ? | 1,4 | 1.4 2.2 |
? | 1,4 | 1.4 2.2 |
||||||||||||||
Spielbereit | N / A | 3.0 noch nicht | N / A | 3.0 noch nicht | ||||||||||||||||
Unterstützte Displays | 2-3 | 2–4 | 3 | 3 (Desktop) 4 (mobil, eingebettet) |
4 | 2 | 3 | 4 | ||||||||||||
/drm/radeon |
N / A | N / A | ||||||||||||||||||
/drm/amdgpu |
N / A | N / A |
APU-gebrandete Plattformen
AMD APUs haben eine einzigartige Architektur: Sie verfügen über AMD CPU-Module, Cache und einen diskreten Grafikprozessor, alle auf demselben Chip mit demselben Bus. Diese Architektur ermöglicht die Verwendung von Grafikbeschleunigern wie OpenCL mit dem integrierten Grafikprozessor. Ziel ist es, eine "vollintegrierte" APU zu schaffen, die laut AMD irgendwann über "heterogene Kerne" verfügen wird, die je nach Workload-Anforderung sowohl CPU- als auch GPU-Arbeit automatisch verarbeiten können.
TeraScale- basierte GPU
K10 Architektur (2011): Llano
- "Stars" AMD K10 -Kerne
- Integrierte Evergreen/VLIW5- basierte GPU (Marke Radeon HD 6000 Series )
- Nord brücke
- PCIe
- DDR3- Speichercontroller zur Vermittlung zwischen kohärenten und nicht kohärenten Speicheranforderungen. Der physische Speicher ist zwischen GPU (bis zu 512 MB ) und CPU (der Rest) aufgeteilt.
- Einheitlicher Video-Decoder
- AMD Eyefinity Multi-Monitor-Unterstützung
Die im Juni 2011 veröffentlichte APU der ersten Generation wurde sowohl in Desktops als auch in Laptops verwendet. Es basiert auf der K10-Architektur und basiert auf einem 32-nm-Prozess mit zwei bis vier CPU-Kernen bei einer Thermal Design Power (TDP) von 65-100 W und integrierter Grafik basierend auf der Radeon HD6000-Serie mit Unterstützung für DirectX 11 , OpenGL 4.2 und OpenCL 1.2. In Leistungsvergleichen mit dem ähnlich teuren Intel Core i3-2105 wurde die Llano APU für ihre schlechte CPU-Leistung kritisiert und für ihre bessere GPU-Leistung gelobt. AMD wurde später dafür kritisiert, dass er den Sockel FM1 nach einer Generation aufgegeben hatte.
Bobcat-Architektur (2011): Ontario, Zacate, Desna, Hondo
- Bobcat- basierte CPU
- Evergreen/VLIW5- basierte GPU (Marken der Radeon HD 6000-Serie und Radeon HD 7000-Serie )
- Nord brücke
- PCIe- Unterstützung.
- DDR3-SDRAM- Speichercontroller zur Arbitrierung zwischen kohärenten und nicht kohärenten Speicheranforderungen. Der physische Speicher ist zwischen GPU (bis zu 512 MB) und CPU (der Rest) aufgeteilt.
- Unified Video Decoder (UVD)
Die AMD Brazos-Plattform wurde am 4. Januar 2011 eingeführt und zielt auf die Märkte für Subnotebooks , Netbooks und Low-Power- Small-Form-Factors ab. Es verfügt über die 9-Watt-AMD-C-Series-APU (Codename: Ontario) für Netbooks und Low-Power-Geräte sowie die 18-Watt-AMD-E-Series-APU (Codename: Zacate) für Mainstream- und Value-Notebooks, All-in-Ones und Desktops mit kleinem Formfaktor. Beide APUs verfügen über einen oder zwei Bobcat x86-Kerne und eine Radeon Evergreen Series GPU mit voller DirectX11-, DirectCompute- und OpenCL-Unterstützung inklusive UVD3 -Videobeschleunigung für HD-Video inklusive 1080p .
AMD hat die Brazos-Plattform am 5. Juni 2011 mit der Ankündigung der 5,9-Watt-AMD-APU der Z-Serie (Codename: Desna) für den Tablet- Markt erweitert. Die Desna-APU basiert auf der 9-Watt-Ontario-APU. Energieeinsparungen wurden durch die Senkung der CPU-, GPU- und Northbridge-Spannungen, die Reduzierung der Leerlauftakte von CPU und GPU sowie die Einführung eines Hardware-Thermosteuerungsmodus erreicht. Ein bidirektionaler Turbo-Core- Modus wurde ebenfalls eingeführt.
AMD kündigte am 9. Oktober 2012 die Brazos-T-Plattform an. Sie umfasste die 4,5-Watt-AMD-APU der Z-Serie (Codename Hondo ) und den A55T Fusion Controller Hub (FCH), der für den Tablet-Computer-Markt entwickelt wurde. Die Hondo APU ist ein Redesign der Desna APU. AMD hat den Energieverbrauch durch die Optimierung von APU und FCH für Tablet-Computer gesenkt.
Die Deccan-Plattform inklusive Krishna- und Wichita-APUs wurde 2011 eingestellt. AMD hatte ursprünglich geplant, sie in der zweiten Jahreshälfte 2012 zu veröffentlichen.
Piledriver-Architektur (2012): Trinity und Richland
- Piledriver- basierte CPU
- Northern Islands/VLIW4- basierte GPU (Marken Radeon HD 7000 und 8000 Series )
- Unified Northbridge – enthält AMD Turbo Core 3.0, das eine automatische bidirektionale Energieverwaltung zwischen CPU- Modulen und GPU ermöglicht . Die Stromversorgung von CPU und GPU wird automatisch gesteuert, indem die Taktrate je nach Last geändert wird . Bei einer nicht übertakteten A10-5800K APU kann sich beispielsweise die CPU- Frequenz von 1,4 GHz auf 4,2 GHz und die GPU- Frequenz von 304 MHz auf 800 MHz ändern. Darüber hinaus ist der CC6-Modus in der Lage, einzelne CPU-Kerne herunterzufahren, während der PC6-Modus die Leistung auf der gesamten Schiene senken kann.
- AMD HD Media Accelerator – umfasst AMD Perfect Picture HD, AMD Quick Stream-Technologie und AMD Steady Video-Technologie.
- Display-Controller : AMD Eyefinity – Unterstützung für Multi-Monitor -Setups, HDMI , DisplayPort 1.2, DVI
- Dreieinigkeit
Die erste Iteration der Plattform der zweiten Generation, die im Oktober 2012 veröffentlicht wurde, brachte Verbesserungen der CPU- und GPU-Leistung sowohl für Desktops als auch für Laptops. Die Plattform verfügt über 2 bis 4 Piledriver-CPU-Kerne, die auf einem 32-nm-Prozess mit einer TDP zwischen 65 W und 100 W aufgebaut sind, und eine GPU basierend auf der Radeon HD7000-Serie mit Unterstützung für DirectX 11, OpenGL 4.2 und OpenCL 1.2. Die Trinity APU wurde für die Verbesserungen der CPU-Leistung im Vergleich zur Llano APU gelobt.
- Richland
- "Enhanced Piledriver " CPU-Kerne
- Temperatur Smart Turbo Core-Technologie. Eine Weiterentwicklung der bestehenden Turbo-Core-Technologie, die es der internen Software ermöglicht, die CPU- und GPU-Taktgeschwindigkeit anzupassen, um die Leistung innerhalb der Einschränkungen der thermischen Designleistung der APU zu maximieren .
- Neue stromsparende CPUs mit nur 45 W TDP
Die Veröffentlichung dieser zweiten Iteration dieser Generation war der 12. März 2013 für mobile Teile und der 5. Juni 2013 für Desktop-Teile .
Graphics Core Next- basierte GPU
Jaguar-Architektur (2013): Kabini und Temash
- Jaguar- basierte CPU
- Grafikkern-GPU der nächsten 2. Generation
- Unterstützung für Sockel AM1 und Sockel FT3
- Zielsegment Desktop und Mobilgeräte
Im Januar 2013 wurden die auf Jaguar basierenden APUs Kabini und Temash als Nachfolger der auf Bobcat basierenden APUs Ontario, Zacate und Hondo vorgestellt. Die Kabini APU richtet sich an die Low-Power-, Subnotebook-, Netbook-, Ultra-Thin- und Small-Form-Factor-Märkte, während die Temash-APU auf die Tablet-, Ultra-Low-Power- und Small-Form-Factor-Märkte ausgerichtet ist. Die zwei bis vier Jaguar-Kerne der Kabini- und Temash-APUs weisen zahlreiche Architekturverbesserungen in Bezug auf Strombedarf und Leistung auf, wie etwa Unterstützung für neuere x86-Befehle, eine höhere IPC- Anzahl, einen CC6-Power-State-Modus und Clock-Gating . Kabini und Temash sind AMDs erste und auch die allerersten Quad-Core-x86-basierten SoCs . Die integrierten Fusion Controller Hubs (FCH) für Kabini und Temash tragen den Codenamen „Yangtze“ bzw. „Salton“. Der Yangtze FCH bietet Unterstützung für zwei USB-3.0-Ports, zwei SATA-6-Gbit/s-Ports sowie die Protokolle xHCI 1.0 und SD/SDIO 3.0 zur Unterstützung von SD-Karten. Beide Chips verfügen über DirectX 11.1-konforme GCN- basierte Grafik sowie zahlreiche HSA-Verbesserungen. Sie wurden in einem 28-nm-Prozess in einem FT3- Ball-Grid-Array- Gehäuse von der Taiwan Semiconductor Manufacturing Company (TSMC) hergestellt und am 23. Mai 2013 freigegeben.
Die PlayStation 4 und die Xbox One werden beide mit 8-Kern-Semi-Custom-APUs betrieben, die von Jaguar abgeleitet sind.
Dampfwalzenarchitektur (2014): Kaveri
- Steamroller- basierte CPU mit 2–4 Kernen
- Graphics Core Next 2. Gen- basierte GPU mit 192–512 Shader-Prozessoren
- 15–95 W thermische Designleistung
- Schnellster Mobilprozessor dieser Serie: AMD FX-7600P (35 W)
- Schnellster Desktop-Prozessor dieser Serie: AMD A10-7850K (95 W)
- Sockel FM2+ und Sockel FP3
- Zielsegment Desktop und Mobilgeräte
- Heterogene Systemarchitektur – ermöglicht Zero- Copying durch Pointer- Passing
Die dritte Generation der Plattform mit dem Codenamen Kaveri wurde teilweise am 14. Januar 2014 veröffentlicht. Kaveri enthält bis zu vier Steamroller-CPU-Kerne mit einer Taktrate von 3,9 GHz mit einem Turbo-Modus von 4,1 GHz, bis zu einer 512-Core Graphics Core Next GPU, zwei Decodiereinheiten pro Modul anstelle von einer (wodurch jeder Kern vier statt zwei Anweisungen pro Zyklus decodieren kann), AMD TrueAudio, Mantle API , ein On-Chip-ARM Cortex-A5 MPCore und wird mit einem neuen Sockel, FM2+, veröffentlicht. Ian Cutress und Rahul Garg von Anandtech behaupteten, dass Kaveri die vereinheitlichte System-on-a-Chip-Realisierung der Übernahme von ATI durch AMD darstellte. Die Leistung der 45-W-A8-7600-Kaveri-APU war ähnlich der des 100-W-Richland-Teils, was zu der Behauptung führte, dass AMD die Grafikleistung pro Watt deutlich verbessert hat; Es wurde jedoch festgestellt, dass die CPU-Leistung hinter ähnlich spezifizierten Intel-Prozessoren zurückbleibt, eine Verzögerung, die bei den APUs der Bulldozer-Familie wahrscheinlich nicht behoben werden konnte. Die A8-7600-Komponente wurde von einem Q1-Start zu einem H1-Start verschoben, weil die Steamroller-Architekturkomponenten angeblich bei höheren Taktraten nicht gut skaliert wurden.
AMD kündigte die Veröffentlichung der Kaveri APU für den Mobilfunkmarkt am 4. Juni 2014 auf der Computex 2014 an, kurz nach der versehentlichen Ankündigung auf der AMD-Website am 26. Mai 2014. Die Ankündigung umfasste Komponenten für Standardspannung, Niederspannung und Ultra -Niederspannungssegmente des Marktes. In Early-Access-Leistungstests eines Kaveri-Prototyp-Laptops stellte AnandTech fest, dass der 35-W-FX-7600P in synthetischen CPU-fokussierten Benchmarks mit dem ähnlich teuren 17-W-Intel i7-4500U konkurrenzfähig war und deutlich besser war als frühere integrierte GPU-Systeme auf GPU-fokussierte Benchmarks. Tom's Hardware berichtete über die Leistung des Kaveri FX-7600P im Vergleich zum 35-W- Intel i7-4702MQ und stellte fest, dass der i7-4702MQ in synthetischen CPU-fokussierten Benchmarks deutlich besser war als der FX-7600P, während der FX-7600P deutlich besser war als die Intel HD 4600 iGPU des i7-4702MQ in den vier Spielen, die in der dem Team zur Verfügung stehenden Zeit getestet werden konnten.
Puma-Architektur (2014): Beema und Mullins
- Puma- basierte CPU
- Graphics Core Next 2nd Gen- basierte GPU mit 128 Shader-Prozessoren
- Sockel FT3
- Zielsegment ultramobil
Puma+ Architektur (2015): Carrizo-L
- Puma+ -basierte CPU mit 2–4 Kernen
- Graphics Core Next 2nd Gen- basierte GPU mit 128 Shader-Prozessoren
- 12–25 W konfigurierbare TDP
- Unterstützung für Sockel FP4 ; pinkompatibel mit Carrizo
- Zielsegment mobil und ultramobil
Baggerarchitektur (2015): Carrizo
- Bagger- basierte CPU mit 4 Kernen
- Grafikkern-GPU der nächsten 2. Generation
- Speichercontroller unterstützt DDR3 SDRAM mit 2133 MHz und DDR4 SDRAM mit 1866 MHz
- 15–35 W konfigurierbare TDP (mit der 15 W cTDP-Einheit mit reduzierter Leistung)
- Integrierte Südbrücke
- Sockel FP4
- Zielsegment mobil
- Von AMD auf YouTube angekündigt (19. November 2014)
Steamroller-Architektur (Q2–Q3 2015): Godavari
- Update der Desktop-Kaveri-Serie mit höheren Taktfrequenzen oder kleinerem Leistungsbereich
- Steamroller-basierte CPU mit 4 Kernen
- Grafikkern-GPU der nächsten 2. Generation
- Speichercontroller unterstützt DDR3 SDRAM mit 2133 MHz
- 95 W TDP
- Buchse FM2+
- Zielsegment-Desktop
- Seit Q2 2015 gelistet
Baggerarchitektur (2016): Bristol Ridge und Stoney Ridge
- Baggerbasierte CPU mit 2–4 Kernen
- 1 MB L2-Cache pro Modul
- Grafikkern GPU der nächsten 3. Generation
- Speichercontroller unterstützt DDR4 SDRAM
- 15/35/45/65 W TDP mit Unterstützung für konfigurierbare TDP
- 28 nm
- Sockel AM4 für Desktop
- Zielsegment Desktop, Mobile und Ultra-Mobile
Zen-Architektur (2017): Raven Ridge
- Zen- basierte CPU-Kerne mit simultanem Multithreading (SMT)
- 512 KB L2-Cache pro Kern
- 4 MB L3-Cache
- Präzisions-Boost 2
- Graphics Core Next 5. Generation "Vega"-basierte GPU
- Speichercontroller unterstützt DDR4 SDRAM
- Video Core Next als Nachfolger von UVD + VCE
- 14 nm bei GlobalFoundries
- Sockel FP5 für Mobilgeräte und AM4 für Desktop
- Zielsegment Desktop und Mobilgeräte
- Gelistet seit Q4 2017
Zen+ Architektur (2019): Picasso
- Zen+ -basierte CPU-Mikroarchitektur
- Refresh von Raven Ridge auf 12 nm mit verbesserter Latenz und Effizienz/Taktfrequenz. Ähnliche Funktionen wie Raven Ridge
- Gestartet im Januar 2019
Zen 2-Architektur (2020): Renoir
- Zen 2- basierte CPU-Mikroarchitektur
- Graphics Core Next 5. Generation "Vega"-basierte GPU
- VCN 2.1
- Speichercontroller unterstützt DDR4 und LPDDR4X SDRAM bis zu 4266 MHz
- 15 und 45 W TDP für Mobilgeräte und 35 und 65 W TDP für Desktops
- 7 nm bei TSMC
- Sockel FP6 für Handy und Sockel AM4 für Desktop
- Veröffentlichung Anfang 2020
Zen 3-Architektur (2021): Cezanne
- Zen 3- basierte CPU-Mikroarchitektur
- Graphics Core Next 5. Generation "Vega"-basierte GPU
- Speichercontroller unterstützt DDR4 und LPDDR4X SDRAM bis zu 4266 MHz
- Bis zu 45 W TDP für Mobilgeräte; 35 W bis 65 W TDP für Desktop.
- 7 nm bei TSMC
- Sockel AM4 für Desktop
- Sockel FP6 für Handy
- Veröffentlicht für Mobiltelefone Anfang 2021 mit Desktop-Pendants im April 2021.
Siehe auch
- Ryzen
- AMD Bulldozer
- Mobile AMD-Plattform
- Liste der AMD Accelerated Processing Unit Mikroprozessoren
- Liste der mobilen AMD-Mikroprozessoren
- Radeon
- Intel Grafiktechnologie
- Liste der Nvidia-Grafikprozessoren
Verweise
Externe Links
- Überblick über die HSA Heterogeneous System Architecture auf YouTube von Vinod Tipparaju bei SC13 im November 2013
- HSA und das Software-Ökosystem
- HSA