ARM-Kortex-A78 - ARM Cortex-A78

ARM-Cortex-A78
Allgemeine Information
Gestartet 2020
Entworfen von ARM Ltd.
max. CPU- Taktrate bis 3,0 GHz in Telefonen und 3,3 GHz in Tablets/Laptops 
Zwischenspeicher
L1- Cache 32–64 KB (Parität)
L2-Cache 256–512 (privat L2 ECC) KiB
L3-Cache Optional, 512 KB bis 4 MB (bis zu 8 MB) mit Cortex-X1
Architektur und Klassifizierung
Die Architektur ARMv8-A
Mikroarchitektur ARM-Cortex-A78
Befehlssatz ARMv8-A
Erweiterungen
Physikalische Spezifikationen
Kerne
Produkte, Modelle, Varianten
Produktcodename(n)
Variante(n)
Geschichte
Vorgänger ARM-Cortex-A77
Nachfolger ARM-Cortex-A710

Der ARM Cortex-A78 ist eine Mikroarchitektur, die den ARMv8.2-A 64-Bit- Befehlssatz implementiert, der vom Austin Center von ARM Ltd. entwickelt wurde und 2020–2021 an High-End- Geräte verteilt werden soll .

Design

Der ARM Cortex-A78 ist der Nachfolger des ARM Cortex-A77 . Es kann mit den ARM Cortex-X1- und/oder ARM Cortex-A55- CPUs in einer DynamIQ- Konfiguration kombiniert werden , um sowohl Leistung als auch Effizienz zu bieten . Der Prozessor behauptet auch, gegenüber seinem Vorgänger bis zu 50 % Energie einzusparen.

Der Cortex-A78 ist ein superskalares Design mit 4 Wide Decodierung außerhalb der Reihenfolge mit einem 1,5 K Makro-OP (MOPs) Cache. Es kann 4 Anweisungen und 6 Mops pro Zyklus abrufen. Und benennen und versenden Sie 6 Mops und 13 µops pro Zyklus. Die Out-of-Order-Fenstergröße beträgt 160 Einträge. Und das Backend hat 13 Ausführungsports mit einer Pipelinetiefe von 13 Stufen und die Ausführungslatenzen bestehen aus 10 Stufen.

Der Prozessor basiert auf einer Standard-Cortex-A-Roadmap und bietet einen 2,1 GHz ( 5 nm ) Chipsatz, der ihn in folgenden Punkten besser als sein Vorgänger macht:

  • 7% bessere Leistung
  • 4% geringerer Stromverbrauch
  • 5 % kleiner, d. h. 15 % mehr Fläche für einen Quad-Core-Cluster, zusätzliche GPU , NPU

Es gibt auch erweiterte Skalierbarkeit mit zusätzlicher Unterstützung von Dynamic Shared Unit für DynamIQ auf dem Chipsatz. Ein kleinerer 32-KB-L1- Cache aus der 64-KB-L1-Cache-Konfiguration ist optional. Um diesen kleineren L1-Speicher auszugleichen, deckt der Verzweigungsprädiktor unregelmäßige Suchmuster besser ab und ist in der Lage, zwei genommenen Verzweigungen pro Zyklus zu folgen, was zu weniger L1-Cache-Fehlversuchen führt und dazu beiträgt, Pipeline-Blasen zu verbergen, um den Kern gut versorgt zu halten. Die Pipeline ist im Vergleich zum A77 einen Zyklus länger, was dafür sorgt, dass der A78 ein Taktfrequenzziel von rund 3 GHz erreicht. Der A78 ist ein Design mit 6 Befehlen pro Zyklus.

ARM hat außerdem eine zweite Integer-Multiply-Unit in der Ausführungseinheit und eine zusätzliche Load-Address-Generation-Unit (AGU) eingeführt, um sowohl die Datenlast als auch die Bandbreite um 50 % zu erhöhen. Andere Optimierungen des Chipsatzes umfassen fusionierte Befehle und Effizienzverbesserungen bei Befehls-Schedulern, Registerumbenennungsstrukturen und dem Neuordnungspuffer .

Der L2-Cache ist bis zu 512 KB verfügbar und hat die doppelte Bandbreite, um die Leistung zu maximieren, während der gemeinsam genutzte L3-Cache mit bis zu 4 MB verfügbar ist, doppelt so viel wie bei früheren Generationen. Eine Dynamic Shared Unit (DSU) ermöglicht auch eine 8-MB-Konfiguration mit dem ARM Cortex-X1 .

Lizenzierung

Der Cortex-A78 ist als ein SIP - Kern an Lizenznehmer während ihres Designs für die Integration mit anderem SIP - Kern geeignet macht (zB GPU , Displaycontroller , DSP , den Bildprozessor , etc.) in eine Matrize ein konstituierende auf einem Chip - System (SoC ).

Verwendungszweck

Der Cortex-A78 wurde erstmals im Samsung Exynos 1080 und 2100 SoC verwendet, die im November bzw. Dezember 2020 vorgestellt wurden. Der im Snapdragon 888 SoC verwendete benutzerdefinierte Kryo 680 Gold- Kern basiert auf der Cortex-A78-Mikroarchitektur.

Siehe auch

Verweise