Vergleich von ARMv7-A-Kernen - Comparison of ARMv7-A cores

Dies ist eine Tabelle, die Mikroarchitekturen vergleicht, die die Befehlssatzarchitektur ARM ARMv7-A (A bedeutet Application) und obligatorische oder optionale Erweiterungen davon implementieren , die letzte AArch32 .

Tabelle

Diese Liste ist unvollständig ; Sie können helfen, indem Sie fehlende Elemente mit zuverlässigen Quellen hinzufügen .
Ader
Breite dekodieren		 Ausführung
Ports
Pipelinetiefe		 Außerordentliche Ausführung FPU Pipeline-
VFP		 FPU-
Register		 NEON
(SIMD)		 große.KLEINE
Rolle		 Virtualisierung
Prozesstechnologie		 L0-
Cache		 L1-
Cache		 L2-
Cache
Kernkonfigurationen		 Geschwindigkeit
pro
Kern
( DMIPS
/ MHz )		 ARM-Teilenummer
(im Haupt-ID-Register)
ARM-Cortex-A5 1 8 Nein VFPv4 (optional) 16 × 64-Bit 64 Bit breit (optional) Nein Nein 40/28 nm 4–64  KiB / Kern 1, 2, 4 1,57 0xC05
ARM-Cortex-A7 2 5 8 Nein VFPv4 Ja 16 × 64-Bit 64 Bit breit WENIG Ja 40/28 nm 8–64 KiB / Kern bis zu 1  MiB (optional) 1, 2, 4, 8 1,9 0xC07
ARM-Cortex-A8 2 2 13 Nein VFPv3 Nein 32 × 64-Bit 64 Bit breit Nein Nein 65/55/45 nm 32 KiB + 32 KiB 256 oder 512 (typisch) KiB 1 2.0 0xC08
ARM-Cortex-A9 2 3 8–11 Ja VFPv3 (optional) Ja (16 oder 32) × 64-Bit 64 Bit breit (optional) Gefährtenkern Nein 65/45/40/32/28 nm 32 KiB + 32 KiB 1 MiB 1, 2, 4 2.5 0xC09
ARM-Cortex-A12 3 11 Ja VFPv4 Ja 32 × 64-Bit 128 Bit breit Nein Ja 28 nm 32-64 KiB + 32 KiB 256 KiB, bis 8 MiB 1, 2, 4 3.0 0xC0D
ARM-Cortex-A15 3 8 15/17-25 Ja VFPv4 Ja 32 × 64-Bit 128 Bit breit groß Ja 32/28/20 nm 32 KiB + 32 KiB pro Ader bis zu 4 MiB pro Cluster, bis zu 8 MiB pro Chip 2, 4, 8 (4×2) 3,5 bis 4,01 0xC0F
ARM-Cortex-A17 2 11+ Ja VFPv4 Ja 32 × 64-Bit 128 Bit breit groß Ja 28 nm 32 KiB + 32 KiB pro Ader 256 KiB, bis zu 8 MiB bis zu 4 4.0 0xC0E
Qualcomm Skorpion 2 3 10 Ja (nur FXU&LSU) VFPv3 Ja 128 Bit breit Nein 65 / 45 nm 32 KiB + 32 KiB 256 KiB (Single-Core)
512 KiB (Dual-Core) 		1, 2 2.1 0x00F
Qualcomm Krait 3 7 11 Ja VFPv4 Ja 128 Bit breit Nein 28 nm 4 KiB + 4 KiB direkt abgebildet 16 KiB + 16 KiB 4-Wege-Set assoziativ 1 MiB 8-fach assoziativ (Dual-Core) / 2 MiB (Quad-Core) 2, 4 3,3 (Krait 200)
3,39 (Krait 300)
3,39 (Krait 400)
3,51 (Krait 450) 		0x04D

0x06F
Apfel A6 3 5 12 Ja VFPv4 Ja 32 × 64-Bit 128 Bit breit Nein 32 nm 32 KiB + 32 KiB 1 MiB 2 3.5 ?
Ader
Breite dekodieren		 Ausführung
Ports
Pipelinetiefe 		Außerordentliche Ausführung FPU Pipeline-
VFP 		FPU-
Register 		NEON
(SIMD) 		große.KLEINE
Rolle 		Virtualisierung
Prozesstechnologie 		L0-
Cache 		L1-
Cache 		L2-
Cache
Kernkonfigurationen 		Geschwindigkeit
pro
Kern
( DMIPS
/ MHz ) 		ARM-Teilenummer
(im Haupt-ID-Register)

Siehe auch

Verweise