ARM-Cortex-A55 - ARM Cortex-A55
| Allgemeine Information | |
|---|---|
| Gestartet | 2017 |
| Entworfen von | ARM-Bestände |
| Zwischenspeicher | |
| L1- Cache | 32–128 KB (16–64 KB I-Cache mit Parität, 16–64 KB D-Cache) pro Kern |
| L2-Cache | 64–256 KB |
| L3-Cache | 512 KB – 4 MB |
| Architektur und Klassifizierung | |
| Anwendung | Handy, Mobiltelefon |
| Mikroarchitektur | ARMv8.2-A |
| Physikalische Spezifikationen | |
| Kerne | |
| Produkte, Modelle, Varianten | |
| Produktcodename(n) | |
| Geschichte | |
| Vorgänger | ARM Cortex-A53 |
| Nachfolger | ARM Cortex-A510 |
Der ARM Cortex-A55 ist eine Mikroarchitektur des Umsetzung ARMv8.2-A 64-Bit - Befehlssatzes von entworfen ARM Holdings ' Cambridge Design - Center. Der Cortex-A55 ist eine superskalare Pipeline mit 2-Weit - Decoder in der richtigen Reihenfolge .
Entwurf
Der Cortex-A55 dient als Nachfolger des ARM Cortex-A53 , der die Leistung und Energieeffizienz gegenüber dem A53 verbessern soll. ARM hat erklärt, dass der A55 im Vergleich zum A53 eine um 15 % verbesserte Energieeffizienz und eine um 18 % höhere Leistung aufweisen sollte. Auch Speicherzugriff und Verzweigungsvorhersage sind gegenüber dem A53 verbessert.
Die Cortex-A75- und Cortex-A55-Kerne sind die ersten Produkte, die die DynamIQ- Technologie von ARM unterstützen . Als Nachfolger von big.LITTLE ist diese Technologie darauf ausgelegt, bei der Entwicklung von Multi-Core-Produkten flexibler und skalierbarer zu sein.
Lizenzierung
Der Cortex-A55 ist als verfügbar SIP Kern an Lizenznehmer, und sein Design macht es für die Integration mit anderen SIP - Kerne geeignet (zB GPU , Displaycontroller , DSP , der Bildprozessor , etc.) in eine Matrize ein konstituierendes auf einem Chip - System (SoC ).
ARM hat auch mit Qualcomm zusammengearbeitet, um eine Semi-Custom-Version des Cortex-A55 zu entwickeln, die im Kryo 385- CPU-Kern verwendet wird. Dieser Semi-Custom-Kern wird auch in einigen Mittelklasse-SoCs von Qualcomm wie Kryo 360 Silver und Kryo 460 Silver verwendet .