ARM Cortex-A77 - ARM Cortex-A77
Allgemeine Information | |
---|---|
Gestartet | 2019 |
Entworfen von | ARM Holdings |
Max. CPU- Taktrate | bis 3,0 GHz in Telefonen und 3,3 GHz in Tablets / Laptops |
Zwischenspeicher | |
L1- Cache | 128 KiB (64 KiB I-Cache mit Parität, 64 KiB D-Cache) pro Kern |
L2-Cache | 256–512 KiB |
L3-Cache | 1–4 MiB |
Architektur und Klassifikation | |
Die Architektur | ARMv8-A |
Mikroarchitektur | ARM Cortex-A77 |
Befehlssatz | ARMv8-A |
Erweiterungen | |
Physikalische Spezifikationen | |
Kerne | |
Produkte, Modelle, Varianten | |
Produktcode Name (n) | |
Geschichte | |
Vorgänger | ARM Cortex-A76 |
Nachfolger | ARM Cortex-A78 , ARM Cortex-X1 |
Der ARM Cortex-A77 ist eine Mikroarchitektur des Umsetzung ARMv8.2-A 64-Bit - Befehlssatzes von entworfen ARM Holdings ' Austin Center Design. ARM kündigte eine Steigerung der Ganzzahl- bzw. Gleitkomma-Performance um 23% bzw. 35% an. Die Speicherbandbreite stieg gegenüber dem A76 um 15%.
Design
Der Cortex-A77 dient als Nachfolger des Cortex-A76 . Der Cortex-A77 ist eine 4-breite decode out-of-order superskalaren Entwurf mit einem neuen 1.5K Makro OP (MOPS) Cache. Es können 4 Anweisungen und 6 Mops pro Zyklus abgerufen werden. Benennen Sie 6 Mops und 13 µops pro Zyklus um und versenden Sie sie. Die Fenstergröße außerhalb der Reihenfolge wurde auf 160 Einträge erhöht. Das Backend besteht aus 12 Ausführungsports mit einer 50% igen Steigerung gegenüber Cortex-A76. Es hat eine Pipeline-Tiefe von 13 Stufen und Ausführungslatenzen von 10 Stufen.
Der Integer-Cluster enthält sechs Pipelines - eine Erhöhung um zwei zusätzliche Integer-Pipelines von Cortex-A76. Eine der Änderungen gegenüber Cortex-A76 ist die Vereinheitlichung der Problemwarteschlangen. Zuvor hatte jede Pipeline eine eigene Problemwarteschlange. Auf Cortex-A77 gibt es jetzt eine einzige einheitliche Problemwarteschlange, die die Effizienz verbessert. Cortex-A77 fügte eine neue vierte allgemeine mathematische ALU mit einer typischen einfachen mathematischen Operation mit einem Zyklus und einigen komplexeren Operationen mit zwei Zyklen hinzu. Insgesamt gibt es drei einfache ALUs, die arithmetische und logische Datenverarbeitungsoperationen ausführen, und einen vierten Port, der komplexe Arithmetik unterstützt (z. B. MAC, DIV). Cortex-A77 fügte auch eine zweite Zweig-ALU hinzu, wodurch der Durchsatz für Zweige verdoppelt wurde.
Es gibt zwei ASIMD / FP-Ausführungspipelines. Dies ist gegenüber Cortex-A76 unverändert. Was sich geändert hat, sind die Problemwarteschlangen. Wie beim Integer-Cluster verfügt der ASIMD-Cluster jetzt über eine einheitliche Problemwarteschlange für beide Pipelines, wodurch die Effizienz verbessert wird. Wie bei Cortex-A76 sind die ASIMD auf Cortex-A77 beide 128 Bit breit und können 2 Operationen mit doppelter Genauigkeit, 4 Operationen mit einfacher Genauigkeit, 8 Operationen mit halber Genauigkeit oder 16 8-Bit-Ganzzahloperationen ausführen. Diese Pipelines können die kryptografischen Anweisungen auch ausführen, wenn die Erweiterung unterstützt wird (standardmäßig nicht angeboten und erfordert eine zusätzliche Lizenz von Arm). Cortex-A77 fügte eine zweite AES-Einheit hinzu, um den Durchsatz von Kryptografieoperationen zu verbessern.
Größerer ROB, bis zu 160 Einträge, von 128, Neuen L0-MOP-Cache hinzufügen, bis zu 1536 Einträge.
Die Kernstützen unprivileged 32-Bit - Anwendungen, aber privilegierte Anwendungen müssen die 64-Bit nutzen ARMv8-A ISA . Es werden auch LDAPR-Anweisungen (Load Acquisition) ( ARMv8.3-A ), Dot Product-Anweisungen ( ARMv8.4-A ) und SSBS- Bitanweisungen ( ARMv8.5-A ) für PSTATE Speculative Store Bypass Safe ( ARMv8.5-A ) unterstützt.
Der Cortex-A77 unterstützt die DynamIQ- Technologie von ARM und wird voraussichtlich als Hochleistungskerne in Kombination mit energieeffizienten Cortex-A55 -Kernen verwendet.
Architekturänderungen im Vergleich zu ARM Cortex-A76
-
Frontend
-
Verzweigungsvorhersage
- Bessere Genauigkeit
- Bis zu 64B Runahead-Fenster (ab 32B)
- Erhöhen Sie die L1 BRB-Kapazität auf bis zu 64 Einträge (ab 16 Einträge).
- Erhöhen Sie die BTB-Kapazität auf bis zu 8K-Eintrag (ab 6K-Eintrag)
- Verbesserter Prefetcher
- Fügen Sie einen neuen L0- Makro-Op- Cache hinzu
- Breiterer Befehlsabruf , bis zu 6 Anweisungen / Zyklus (ab 4 Anweisungen / Zyklus)
-
Verzweigungsvorhersage
-
Ausführungsmaschine
- Breiterer Befehlsabruf , bis zu 6 Anweisungen / Zyklus (ab 4 Anweisungen / Zyklus)
- Größerer Nachbestellungspuffer , bis zu 160 Einträge (ab 128 Einträge)
- Breiterer Versand, uo bis 10-Wege, (von 8-Wege)
- Weiteres Problem, bis zu 12-Wege (von 8-Wege)
Lizenzierung
Der Cortex-A77 steht Lizenznehmern als SIP-Kern zur Verfügung. Aufgrund seines Designs eignet er sich zur Integration mit anderen SIP-Kernen (z. B. GPU , Display-Controller , DSP , Bildprozessor usw.) in einen Chip, der ein System auf einem Chip (SoC) bildet ).
Verwendung
Das Samsung Exynos 980 wurde im September 2019 als erster SoC mit der Cortex-A77-Mikroarchitektur eingeführt. Später folgte im Mai 2020 eine Low -End-Variante Exynos 880. Die SoCs MediaTek Dimensity 1000, 1000L und 1000+ verwenden ebenfalls die Coretex-A77-Mikroarchitektur. Derivate mit den Namen Kryo 585 , Kryo 570 und Kryo 560 werden im Snapdragon 865 , 750G bzw. 690 verwendet.
Siehe auch
- ARM Cortex-A76 , Vorgänger
- ARM Cortex-A78 , Nachfolger
- Vergleich von ARMv8-A-Kernen , ARMv8-Familie