Frei-SOC - Libre-SOC

Libre-SOC
Allgemeine Information
Gestartet 2019-08-29
Entworfen von Luke Leighton, Libre-SOC-Team
Gängige Hersteller
Architektur und Klassifizierung
Anwendung Weicher Kern
Mindest. Feature-Größe 180 nm
Befehlssatz Power ISA 3.0
ppc64le
ppc64be
Physikalische Spezifikationen
Kerne

Libre-SOC ist ein libre weicher Prozessorkern ursprünglich geschrieben von Luke Leighton und anderen Mitwirkenden am OpenPower- Summit angekündigt NA 2020. Es haftet an den Power - ISA 3.0 Befehlssatz und kann auf ausgeführt wird FPGA - Boards , die derzeit das Booten MicroPython und andere Bare Metallanwendungen.

Der Zweck des Libre-SOC ist ein sein System auf einen Chip  (SoC) mit 3D und Video - Fähigkeit Built-in als Teil des Power - ISA , geeignet für Single-Board - Computer , Netbooks , IoT - Geräte und andere kleine Formfaktoren , während Beibehaltung eines völlig freien und offenen Designs.

Design

Libre-SOC ist ein skalarer 64-Bit- Bi-Endian- Prozessorkern, der eine Teilmenge des Power ISA 3.0-Befehlssatzes implementiert. Es verfügt über 32 × 64-Bit- Allzweckregister . Es verwendet Wishbone für die Speicherschnittstelle.

Der Libre-SOC-Kern wird ein Hybriddesign sein, das auf einer präzise erweiterten Version der historischen CDC 6600- Mikroarchitektur basiert und traditionelles Allzweck- , Vektor- und Grafik-Computing in einer einzigen Ausführungseinheit vereint, wodurch die Komplexität und Größe des gesamten Chips reduziert wird Vereinfachung der 3D-Treiberentwicklung . Dies stellt die Notwendigkeit dar, der OpenPOWER- Befehlssatzarchitektur eine kleine Ergänzung namens "Simple-V" hinzuzufügen . SVP64, derzeit im Entwurf, erweitert OpenPOWER-Registerdateien auf 128, einschließlich CR-Felder, um moderne 3D- und Video-Workloads zu bewältigen, was Libre-SOC effektiv zu einem Vector-Prozessor macht .

Wie bei Microwatt wurde die anfängliche Entwicklung in etwa drei Monaten durchgeführt, einschließlich der gesamten Integer-Verarbeitungsfunktionalität des Befehlssatzes; das absolute Minimum, um es kompatibel zu machen, ohne Speicherverwaltungseinheit und ohne Gleitkommaeinheit . Die schnelle Entwicklung von Libre-SOC ist, wie bei Microwatt, auf den signifikanten Einsatz von Software-Engineering- Praktiken einschließlich Tausenden von Unit-Tests und dem Microwatt- Quellcode als Referenzdesign zurückzuführen .

Libre-SOC ist insofern ungewöhnlich, als es mit nMigen entwickelt wurde , einer Python- basierten Hardwarebeschreibungssprache (HDL). Auch, um volle Transparenz zu behalten , die mit „libre“, das ASIC - Layout wird mit ausgeführt coriolis2 , ein VLSI Toolkette entwickelt und gepflegt von der Universität Sorbonne ‚s Laboratoire d'Informatique de Paris 6 .

Hardwareimplementierung

Während Libre-SOC so entwickelt ist wie ein libre-Softwareprojekt, besteht letztendlich das Ziel darin, echte "harte" Hardwareprodukte zu produzieren, im Gegensatz zu den "weichen" synthetisierten Versionen, die die tatsächliche Entwicklung widerspiegeln.

Die erste harte Version des Libre-SOC wird von TSMC auf ihrem 180-nm-Knoten hergestellt. Der Chip umfasst 130.000 Logikgatter , misst 5,5 × 5,9 mm 2 und wird in einem 128-Pin- QFP-Gehäuse verpackt .

Geschichte

Libre-SOC begann sein Leben, als Luke Leighton wollte, dass es ein völlig kostenloses und freies System auf einem Chip-Angebot gibt. Er entschied sich zunächst für eine RISC-V- Basis, wechselte aber später zu OpenPOWER, als dies für das Projekt besser geeignet schien. Es ist der zweite Prozessor, der mit OpenPOWER ISA 3.0 von Grund auf neu geschrieben wurde , und der erste Libre-Core, der vollständig unabhängig von IBM ist .

Das Projekt wird hauptsächlich durch NLnet- Zuschüsse finanziert.

Während entwickelte als ein „weicher Kern“ Libre-SOC wird hergestellt in 180 nm von TSMC „Open MPW Shuttle - Programm“ durch Imec in 2021. Das fertige ASIC wurde Imec im Juli 2021 gesendet.

Links

Siehe auch

Verweise