Speicherrang - Memory rank
Ein Speicherrang ist ein Satz von DRAM - Chips mit derselben verbunden Chip auszuwählen , die gleichzeitig deshalb zugegriffen wird. In der Praxis teilen sich alle DRAM- Chips alle anderen Befehls- und Steuersignale, und nur die Chipauswahlstifte für jeden Rang sind getrennt (die Datenstifte werden über mehrere Ränge hinweg geteilt).
Der Begriff Rang wurde von JEDEC , der Gruppe der Standards für die Speicherindustrie, erstellt und definiert . Auf einem DDR- , DDR2- oder DDR3- Speichermodul verfügt jeder Rang über einen 64-Bit-breiten Datenbus (72-Bit-Breite bei DIMMs, die ECC unterstützen ). Die Anzahl der physischen DRAMs hängt von ihren individuellen Breiten ab. Zum Beispiel würde ein Rang von × 8 (8 Bit breit) DRAMs aus acht physischen Chips bestehen (neun, wenn ECC unterstützt wird), aber ein Rang von × 4 (4 Bit breit) DRAMs würde aus 16 physischen Chips bestehen (18) , wenn ECC unterstützt wird). Auf einem einzelnen DIMM können mehrere Ränge nebeneinander existieren, und moderne DIMMs können aus einem Rang (einzelner Rang), zwei Rängen (doppelter Rang), vier Rängen (vier Rang) oder acht Rängen (oktaler Rang) bestehen.
Es gibt nur einen kleinen Unterschied zwischen einem UDIMM mit zwei Rängen und zwei UDIMMs mit einem Rang im selben Speicherkanal, außer dass sich die DRAMs auf verschiedenen Leiterplatten befinden . Die elektrischen Verbindungen zwischen dem Speichercontroller und den DRAMs sind nahezu identisch (mit der möglichen Ausnahme, welche Chipauswahl zu welchen Rängen gehört). Das Erhöhen der Anzahl von Rängen pro DIMM soll hauptsächlich die Speicherdichte pro Kanal erhöhen. Zu viele Ränge im Kanal können zu übermäßiger Belastung führen und die Geschwindigkeit des Kanals verringern. Einige Speichercontroller haben auch eine maximal unterstützte Anzahl von Rängen. Die DRAM-Belastung des Befehls- / Adressbusses (CA) kann durch Verwendung eines registrierten Speichers reduziert werden .
Vor dem Begriff Rang (manchmal auch als Zeile bezeichnet ) werden einseitige und doppelseitige Module verwendet , insbesondere bei SIMMs . Während die Anzahl der Seiten, die zum Tragen von RAM-Chips verwendet wurden, meistens der Anzahl der Ränge entsprach, war dies manchmal nicht der Fall. Dies kann zu Verwirrung und technischen Problemen führen.
Leistung von Modulen mit mehreren Rängen
In Bezug auf die Speicherleistung in Konfigurationen mit mehreren Rängen sind verschiedene Effekte zu berücksichtigen:
- Module mit mehreren Rängen ermöglichen mehrere offene DRAM-Seiten (Zeilen) in jedem Rang (normalerweise acht Seiten pro Rang). Dies erhöht die Wahrscheinlichkeit, dass eine bereits geöffnete Zeilenadresse getroffen wird. Der erzielbare Leistungsgewinn hängt stark von der Anwendung und der Fähigkeit des Speichercontrollers ab, offene Seiten zu nutzen.
- Mehrrangige Module haben eine höhere Belastung des Datenbusses (und bei ungepufferten DIMMs auch des CA-Busses). Wenn daher mehr als Dual-Rank-DIMMS in einem Kanal angeschlossen sind, kann die Geschwindigkeit verringert werden.
- Mit einigen Einschränkungen kann unabhängig auf Ränge zugegriffen werden, jedoch nicht gleichzeitig, da die Datenleitungen weiterhin von Rängen auf einem Kanal gemeinsam genutzt werden. Beispielsweise kann die Steuerung Schreibdaten an einen Rang senden, während sie auf Lesedaten wartet, die zuvor aus einem anderen Rang ausgewählt wurden. Während die Schreibdaten vom Datenbus verbraucht werden, könnte der andere Rang lesebezogene Operationen ausführen, wie beispielsweise die Aktivierung einer Zeile oder die interne Übertragung der Daten an die Ausgabetreiber. Sobald der CA-Bus frei von Rauschen aus dem vorherigen Lesevorgang ist, kann der DRAM die Lesedaten austreiben. Die Steuerung der verschachtelten Zugriffe erfolgt wie folgt durch die Speichersteuerung.
- Es gibt eine kleine Leistungsminderung für Systeme mit mehreren Rängen , da sie einige Pipeline-Verzögerungen zwischen dem Zugriff auf verschiedene Ränge erfordern . Für zwei Ränge auf einem einzelnen DIMM ist dies möglicherweise nicht einmal erforderlich, aber dieser Parameter wird häufig unabhängig von der Rangposition im System programmiert (wenn er sich auf demselben DIMM oder verschiedenen DIMMs befindet). Trotzdem ist dieser Pipeline-Stillstand im Vergleich zu den oben genannten Effekten vernachlässigbar.