Mikrovia - Microvia
Microvias werden als Verbindungen zwischen Schichten in High Density Interconnect (HDI)-Substraten und gedruckten Schaltungsplatinen (PCBs) verwendet, um die hohe Eingangs-/Ausgangs- (I/O)-Dichte fortschrittlicher Gehäuse aufzunehmen. Angetrieben von Portabilität und drahtloser Kommunikation ist die Elektronikindustrie bestrebt, erschwingliche, leichte und zuverlässige Produkte mit verbesserter Funktionalität herzustellen. Auf der Ebene der elektronischen Komponenten führt dies zu Komponenten mit erhöhten I/Os und kleineren Footprint-Flächen (z. B. Flip-Chip-Gehäuse, Chip-Scale-Gehäuse und direkte Chip-Anbringungen) und auf der Ebene der Leiterplatten und Gehäusesubstrate zu den Verwendung von High Density Interconnects (HDIs) (zB feinere Leitungen und Zwischenräume und kleinere Vias ).
Überblick
Die IPC-Standards überarbeiteten 2013 die Definition eines Microvia zu einem Loch mit einem Seitenverhältnis von 1:1. Das ist das Verhältnis von Lochdurchmesser zu Tiefe (nicht über 0,25 mm). Früher war Microvia jedes Loch mit einem Durchmesser von weniger als oder gleich 0,15 mm
Mit dem Aufkommen von Smartphones und tragbaren elektronischen Geräten haben sich Microvias von einstufigen zu gestapelten Microvias entwickelt, die mehrere HDI-Schichten überqueren. Zur Herstellung von HDI-Platinen wird die Sequential Build-up (SBU)-Technologie verwendet. Die HDI-Schichten werden in der Regel aus einer traditionell hergestellten doppelseitigen Kernplatine oder Multilayer-Leiterplatte aufgebaut. Die HDI-Schichten werden auf beiden Seiten der traditionellen Leiterplatte nacheinander mit Microvias aufgebaut. Der SBU-Prozess besteht aus mehreren Schritten: Schichtlaminierung, Via-Bildung, Via-Metallisierung und Via-Füllung. Für jeden Schritt stehen mehrere Materialien und/oder Technologien zur Auswahl.
Microvias können mit verschiedenen Materialien und Verfahren gefüllt werden: (1) gefüllt mit Epoxidharz (b-Stufe) während eines sequentiellen Laminierungs-Prozessschrittes; (2) als separater Verarbeitungsschritt mit einem anderen nichtleitenden oder leitenden Material als Kupfer gefüllt; (3) mit galvanisiertem Kupfer verschlossen plattiert; (4) Siebdruck verschlossen mit einer Kupferpaste. Buried Microvias müssen befüllt werden, während blinde Microvias auf den äußeren Schichten in der Regel keine Füllanforderungen haben. Ein gestapeltes Mikrovia ist normalerweise mit galvanisiertem Kupfer gefüllt, um elektrische Verbindungen zwischen mehreren HDI-Schichten herzustellen und eine strukturelle Unterstützung für die äußere(n) Ebene(n) des Mikrovia oder für eine auf dem äußersten Kupferpad montierte Komponente bereitzustellen.
Microvia-Zuverlässigkeit
Die Zuverlässigkeit der HDI-Struktur ist eine der Hauptbeschränkungen für ihre erfolgreiche weit verbreitete Implementierung in der Leiterplattenindustrie. Eine gute thermomechanische Zuverlässigkeit von Microvias ist ein wesentlicher Bestandteil der HDI-Zuverlässigkeit. Viele Forscher und Fachleute haben die Zuverlässigkeit von Microvias in HDI-Leiterplatten untersucht. Die Zuverlässigkeit von Microvias hängt von vielen Faktoren ab, wie den Geometrieparametern der Microvias, den dielektrischen Materialeigenschaften und den Verarbeitungsparametern.
Die Zuverlässigkeitsforschung von Microvias hat sich auf die experimentelle Bewertung der Zuverlässigkeit von einstufigen ungefüllten Microvias sowie die Finite-Elemente-Analyse der Spannungs-/Dehnungsverteilungen in einstufigen Microvias und die Abschätzung der Ermüdungslebensdauer von Microvias konzentriert. Aus der Forschung identifizierte Microvia-Ausfälle umfassen Grenzflächentrennungen (Trennung zwischen der Basis der Microvia und dem Target-Pad), Barrel-Risse, Ecken-/Knie-Risse und Target-Pad-Risse (auch als Microvia-Pull-Out bezeichnet). Diese Fehler resultieren aus den thermomechanischen Spannungen, die durch eine Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) in der Dickenrichtung der Leiterplatte zwischen der Metallisierung in einer Mikrovia-Struktur und den das Metall umgebenden dielektrischen Materialien verursacht werden. Der folgende Absatz beleuchtet einige der Microvia-Zuverlässigkeitsforschungen.
Ogunjimiet al. untersuchte den Einfluss von Fertigungs- und Designprozessvariablen auf die Ermüdungslebensdauer von Mikrovias, einschließlich Leiterbahndicke, Schicht oder Schichten des Dielektrikums um die Leiterbahn und in der Mikrovia, Via-Geometrie, Via-Wandwinkel, Duktilitätskoeffizient des Leiters Material und Dehnungskonzentrationsfaktor. Finite-Elemente-Modelle wurden mit unterschiedlichen Geometrien erstellt und die ANOVA-Methode wurde verwendet, um die Signifikanz der verschiedenen Prozessvariablen zu bestimmen. Die ANOVA-Ergebnisse zeigten, dass der Dehnungskonzentrationsfaktor die wichtigste Variable war, gefolgt vom Duktilitätsfaktor, der Metallisierungsdicke und dem Durchgangswandwinkel. Prabhuet al. führten eine Finite-Elemente-Analyse (FEA) an einer HDI-Microvia-Struktur durch, um die Auswirkungen von beschleunigten Temperaturzyklen und Thermoschocks zu bestimmen. Liuet al. und Ramakrishna et al. führten Flüssigkeits-zu-Flüssigkeit- bzw. Luft-zu-Luft-Thermoschocktests durch, um den Einfluss dielektrischer Materialeigenschaften und Mikrovia-Geometrieparameter, wie Mikrovia-Durchmesser, Wandwinkel und Beschichtungsdicke, auf die Zuverlässigkeit der Mikrovias zu untersuchen. Andrewset al. untersuchten die Zuverlässigkeit von Single-Level-Microvias mit IST (Interconnect Stress Test) und betrachteten die Auswirkungen von Reflow-Zyklen von bleifreiem Lot. Wang und Lai untersuchten die potenziellen Fehlerstellen von Microvias mit Hilfe der Finite-Elemente-Modellierung. Sie fanden heraus, dass gefüllte Microvias eine geringere Spannung aufweisen als ungefüllte Microvias. Choi und Dasgupta führten in ihrer Arbeit die zerstörungsfreie Inspektionsmethode Microvia ein.
Obwohl sich die meisten Forschungen zur Zuverlässigkeit von Microvias auf einstufige Microvias konzentrieren, testete Birch mehrstufige gestapelte und gestaffelte Microvias mit dem IST-Test. Die Weibull-Analyse der Testdaten zeigte, dass ein- und zweistufige Stacked Microvias länger halten als 3- und 4-Level Microvias (zB 2-Level Stacked Microvias erlebten etwa 20-mal mehr Zyklen bis zum Ausfall als 4-Level Stacked Microvias).
Microvia-Voiding und seine Auswirkung auf die thermomechanische Zuverlässigkeit
Eine Herausforderung für die Entwicklung von Leiterplatten mit hoher Dichte besteht darin, zuverlässige Mikrovias herzustellen, insbesondere für gestapelte Mikrovias, ohne zu unvollständiger Füllung, Grübchen oder Hohlräumen im Kupferplattierungsprozess zu führen. Die Autoren von haben das Risiko von Microvias in Bezug auf Hohlräume und andere Defekte sowohl mit experimentellen Tests als auch mit Finite-Elemente-Analyse untersucht. Sie fanden heraus, dass eine unvollständige Kupferfüllung das Spannungsniveau in Microvias erhöht und somit die Ermüdungslebensdauer der Microvias verringert. Was die Hohlräume betrifft, führen unterschiedliche Hohlraumbildungsbedingungen, wie z. B. unterschiedliche Hohlraumgrößen, -formen und -orte zu unterschiedlichen Auswirkungen auf die Zuverlässigkeit von Mikrovias. Kleine Hohlräume mit Kugelform erhöhen die Ermüdungslebensdauer der Microvias leicht, aber extreme Voiding-Bedingungen verkürzen die Dauer der Microvias erheblich. Dieses Team entwickelt derzeit eine Qualifizierungsmethode, mit der die Elektronikindustrie die Risiken beim Einsatz einer HDI-Leiterplatte mit Microvias abschätzen kann.