Paket auf Paket - Package on a package

Package on a Package ( PoP ) ist ein Paketierungsverfahren für integrierte Schaltkreise zum Kombinieren von vertikal diskreten Logik- und BGA-Paketen ( Memory Ball Grid Array ). Zwei oder mehr Pakete werden übereinander installiert, dh gestapelt, mit einer Standardschnittstelle zum Weiterleiten von Signalen zwischen ihnen. Dies ermöglicht eine höhere Komponentendichte in Geräten wie Mobiltelefonen , PDAs ( Personal Digital Assistants ) und Digitalkameras auf Kosten etwas höherer Höhenanforderungen. Stapel mit mehr als 2 Paketen sind aus Gründen der Wärmeableitung ungewöhnlich.

Aufbau

Für PoP gibt es zwei weit verbreitete Konfigurationen:

  • Reine Speicherstapelung: Zwei oder mehr Nur-Speicher-Pakete werden aufeinander gestapelt
  • Mixed Logic-Memory-Stacking: Logikpaket (CPU) unten, Speicherpaket oben. Die Unterseite könnte beispielsweise ein System auf einem Chip (SoC) für ein Mobiltelefon sein . Das Logikpaket befindet sich unten, da es viel mehr BGA-Verbindungen zum Motherboard benötigt.
Typischer PoP-Stack mit Logik und Speicher, der ab 2005 für SoCs oder Basisbandmodems von Mobiltelefonen üblich ist

Während der Leiterplattenmontage wird das untere Paket eines PoP-Stapels direkt auf die Leiterplatte gelegt, und die anderen Pakete des Stapels werden oben gestapelt. Die Pakete eines PoP-Stapels werden beim Reflow-Löten miteinander (und mit der Leiterplatte) verbunden .

Leistungen

Die Verpackung auf einer Verpackungstechnik versucht, die Vorteile herkömmlicher Verpackungen mit den Vorteilen von Stanztechniken zu kombinieren und dabei ihre Nachteile zu vermeiden.

Bei herkömmlichen Verpackungen wird jeder Chip in einer eigenen Verpackung platziert. Diese Verpackung wurde für normale Leiterplattenmontagetechniken entwickelt, bei denen jede Verpackung direkt nebeneinander auf der Leiterplatte platziert wird. Das 3D-Chipstapelsystem in Package (SiP) -Techniken stapelt mehrere Chips in einem einzigen Paket, was im Vergleich zur herkömmlichen Leiterplattenbestückung mehrere Vor- und auch einige Nachteile aufweist.

Bei eingebetteten PoP-Techniken werden Chips in ein Substrat am Boden des Gehäuses eingebettet. Diese PoP-Technologie ermöglicht kleinere Gehäuse mit kürzeren elektrischen Verbindungen und wird von Unternehmen wie Advanced Semiconductor Engineering (ASE) unterstützt.

Vorteile gegenüber herkömmlichen Verpackungen mit isolierten Chips

Der offensichtlichste Vorteil ist die Platzersparnis beim Motherboard. PoP benötigt viel weniger PCB-Fläche, fast so wenig wie Stacked-Die-Pakete.

Elektrisch bietet PoP Vorteile, indem die Spurlänge zwischen verschiedenen zusammenwirkenden Teilen wie einer Steuerung und einem Speicher minimiert wird. Dies führt zu einer besseren elektrischen Leistung von Bauelementen, da eine kürzere Weiterleitung von Verbindungen zwischen Schaltkreisen eine schnellere Signalausbreitung und ein geringeres Rauschen und Übersprechen ergibt.

Vorteile gegenüber dem Stapeln von Chips

Es gibt verschiedene wesentliche Unterschiede zwischen Produkten mit gestapelten Chips und gestapelten Verpackungen.

Der finanzielle Hauptvorteil eines Pakets auf einem Paket besteht darin, dass das Speichergerät vom Logikgerät entkoppelt ist. Daher bietet PoP dieselben Vorteile wie herkömmliche Verpackungen gegenüber Produkten mit gestapelten Matrizen:

  • Das Speicherpaket kann separat vom Logikpaket getestet werden
  • In der Endmontage werden nur "bekanntermaßen gute" Pakete verwendet (wenn der Speicher schlecht ist, wird nur der Speicher verworfen und so weiter). Vergleichen Sie dies mit Stacked-Die-Paketen, bei denen der gesamte Satz unbrauchbar ist und abgelehnt wird, wenn entweder der Speicher oder die Logik fehlerhaft ist.
  • Der Endbenutzer (z. B. Hersteller von Mobiltelefonen oder Digitalkameras ) steuert die Logistik. Dies bedeutet, dass Speicher von verschiedenen Lieferanten zu unterschiedlichen Zeiten verwendet werden können, ohne die Logik zu ändern. Der Speicher wird zu einer Ware, die vom kostengünstigsten Lieferanten bezogen wird. Dieses Merkmal ist auch ein Vorteil im Vergleich zu PiP (Paket in Paket), bei dem ein bestimmtes Speichergerät im Endbenutzer entwickelt und vorgeschaltet werden muss.
  • Jedes mechanisch zusammenpassende Top-Paket kann verwendet werden. Für ein Low-End-Telefon kann eine kleinere Speicherkonfiguration für das Top-Paket verwendet werden. Für ein High-End-Telefon könnte mehr Speicher mit demselben unteren Paket verwendet werden. Dies vereinfacht die Bestandskontrolle durch den OEM. Für ein Stacked-Die-Paket oder sogar PiP (Package in Package) muss die genaue Speicherkonfiguration Wochen oder Monate im Voraus bekannt sein.
  • Da der Speicher erst bei der Endmontage in die Mischung eingeht, gibt es für Logikanbieter keinen Grund, Speicher zu beschaffen. Bei einem Gerät mit gestapelten Chips muss der Logikanbieter Speicherwafer von einem Speicheranbieter kaufen.

JEDEC-Standardisierung

  • Das JEDEC JC-11-Komitee befasst sich mit Standards für das Zeichnen von Paketen im Zusammenhang mit dem unteren PoP-Paket. Siehe Dokumente MO-266A und JEDEC, Veröffentlichung 95, Design Guide 4.22.
  • Das JEDEC JC-63-Komitee befasst sich mit der Standardisierung der Pinbelegung von Top-PoP-Paketen (Speicher). Siehe JEDEC-Standard Nr. 21-C, Seite 3.12.2-1

Andere Namen

Paket auf einem Paket ist auch unter anderen Namen bekannt:

  • PoP: bezieht sich auf die kombinierten oberen und unteren Pakete
  • PoPt: bezieht sich auf das Top-Paket
  • PoPb: bezieht sich auf das untere Paket
  • PSvfBGA: bezieht sich auf das untere Paket: P ackage S tackable V ery dünnen F ine Tonhöhe B alle G rid A rray
  • PSfcCSP: bezieht sich auf das untere Paket: P ackage S tackable F Lippe C hip C hip S cale P ackage

Geschichte

Im Jahr 2001 entwickelte ein Toshiba- Forschungsteam, zu dem T. Imoto, M. Matsui und C. Takubo gehörten, ein Wafer-Bonding-Verfahren "System Block Module" zur Herstellung von 3D-IC-Gehäusen ( Integrated Circuit ). Die früheste bekannte kommerzielle Verwendung eines 3D-Paket-auf-Paket-Chips erfolgte in der 2004 veröffentlichten PlayStation Portable (PSP) -Handheld-Spielekonsole von Sony . Die PSP-Hardware enthält einen von Toshiba in einem 3D-Paketchip hergestellten eDRAM- Speicher (Embedded DRAM ) mit zwei vertikal gestapelten Matrizen. Toshiba nannte es damals "semi-embedded DRAM", bevor es später als gestapelte "Chip-on-Chip" -Lösung (CoC) bezeichnet wurde.

Im April 2007 brachte Toshiba ein achtschichtiges 3D-Chip-Paket auf den Markt, den eingebetteten 16- GB- THGAM- NAND-Flash- Speicherchip, der mit acht gestapelten 2- GB-NAND-Flash-Chips hergestellt wurde. Im selben Monat wurde das US-Patent 7,923,830 ("Package-on-Package-Sicherheitsmodul mit manipulationssicherem Netz im Substrat der oberen Verpackung") von Steven M. Pope und Ruben C. Zeta von Maxim Integrated eingereicht . Im September 2007 führte Hynix Semiconductor die 24-Lagen-3D-Verpackungstechnologie mit einem 16- GB-Flash-Speicherchip ein, der mit 24 gestapelten NAND-Flash-Chips im Wafer-Bonding-Verfahren hergestellt wurde.     

Verweise

Weiterführende Literatur