Via (Elektronik) - Via (electronics)

Ein Via (lateinisch für Pfad oder Weg ) ist eine elektrische Verbindung zwischen Kupferschichten in einer Leiterplatte . Im Wesentlichen ist ein Via ein kleines gebohrtes Loch, das durch zwei oder mehr benachbarte Schichten geht; das Loch ist mit Kupfer plattiert, das eine elektrische Verbindung durch die Isolierung bildet, die die Kupferschichten trennt.

In Leiterplatten

Verschiedene Arten von Vias:
( 1 ) Durchgangsloch .
( 2 ) Blind über.
( 3 ) Vergraben über.
Die grauen und grünen Schichten sind nichtleitend, während die dünnen orangefarbenen Schichten und Durchkontaktierungen leitend sind.
PCB-Via-Stromkapazitätsdiagramm, das die Stromkapazität und den Widerstand der Plattierungs-Via von 1 mil im Vergleich zum Durchmesser auf einer 1,6-mm-Platine zeigt

Beim Leiterplattendesign (PCB) besteht eine Durchkontaktierung aus zwei Pads in entsprechenden Positionen auf verschiedenen Schichten der Platine, die durch ein Loch durch die Platine elektrisch verbunden sind. Das Loch wird galvanisch leitfähig gemacht oder mit einem Rohr oder einer Niete ausgekleidet . Mehrschichtige PCBs mit hoher Dichte können Microvias haben : Blind Vias werden nur auf einer Seite der Platine freigelegt, während vergrabene Vias interne Schichten verbinden, ohne auf einer der Oberflächen freigelegt zu werden. Thermal Vias leiten Wärme von Leistungsgeräten ab und werden typischerweise in Arrays von etwa einem Dutzend verwendet.

Ein Via besteht aus:

  1. Fass – leitfähiges Rohr, das das Bohrloch füllt
  2. Pad – verbindet jedes Ende des Laufs mit der Komponente, Ebene oder Spur
  3. Antipad – Durchgangsloch zwischen Lauf und Metallschicht, mit der es nicht verbunden ist

Ein Via, manchmal auch als PTV oder Durchkontaktierung bezeichnet, sollte nicht mit einem Durchkontaktierungsloch (PTH) verwechselt werden. Via wird als Verbindung zwischen Kupferschichten auf einer Leiterplatte verwendet, während der PTH im Allgemeinen größer als Vias ist und als plattiertes Loch zur Aufnahme von Komponentenleitungen verwendet wird – wie Nicht-SMT-Widerständen, Kondensatoren und DIP-Gehäuse-IC. PTH kann auch als Löcher für die mechanische Verbindung verwendet werden, während Vias nicht verwendet werden können. Eine andere Verwendung von PTH ist als kastelliertes Loch bekannt, bei dem das PTH am Rand der Platine ausgerichtet ist, so dass es beim Ausfräsen der Platine aus der Platte halbiert wird - die Hauptverwendung besteht darin, eine Platine anlöten zu können einen anderen in einem Stapel - und wirkt somit sowohl als Befestigungselement als auch als Verbindungselement.

In der rechten Abbildung sind drei Hauptarten von Durchkontaktierungen dargestellt. Die grundlegenden Schritte zur Herstellung einer Leiterplatte sind: Herstellen des Substratmaterials und Stapeln in Schichten; Durchbohren oder Plattieren der Vias; und Kupferspurstrukturierung unter Verwendung von Photolithographie und Ätzen. Bei diesem Standardverfahren sind mögliche Via-Konfigurationen auf Durchgangslöcher beschränkt. Tiefengesteuerte Bohrtechniken wie die Verwendung von Lasern können vielfältigere Via-Typen ermöglichen. (Laserbohrer können auch für kleinere und genauer positionierte Löcher verwendet werden, als mechanische Bohrer erzeugen.) Die Leiterplattenherstellung beginnt typischerweise mit einem sogenannten Kern, einer einfachen doppelseitigen Leiterplatte. Aus diesem Grundbaustein werden Schichten über die ersten beiden hinaus gestapelt. Wenn zwei weitere Schichten nacheinander von der Unterseite des Kerns gestapelt werden, können Sie ein 1-2 Via, ein 1-3 Via und ein Durchgangsloch haben . Jeder Durchgangstyp wird durch Bohren in jeder Stapelstufe hergestellt. Wenn eine Schicht oben auf dem Kern und eine andere von unten gestapelt wird, sind die möglichen Konfigurationen der Durchkontaktierungen 1-3, 2-3 und Durchgangslöcher. Der Benutzer muss sich über die zulässigen Stapelmethoden des Leiterplattenherstellers und mögliche Vias informieren. Bei billigeren Boards werden nur Durchgangslöcher hergestellt und Antipad (oder Freiraum) auf Schichten platziert, die nicht mit Vias kontaktiert werden sollen.

Fehlerverhalten

Bei guter Herstellung versagen PCB-Durchkontaktierungen hauptsächlich aufgrund der unterschiedlichen Ausdehnung und Kontraktion zwischen der Kupferbeschichtung und der PCB in Richtung außerhalb der Ebene (Z). Diese unterschiedliche Ausdehnung und Kontraktion führt zu einer zyklischen Ermüdung der Kupferplattierung, was schließlich zu einer Rissausbreitung und einem elektrischen Leerlauf führt. Verschiedene Design-, Material- und Umgebungsparameter beeinflussen die Geschwindigkeit dieser Verschlechterung. Um die Robustheit zu gewährleisten, hat IPC eine Round-Robin-Übung gesponsert, bei der ein Time-to-Failure-Rechner entwickelt wurde.

Galerie

Siehe auch

Verweise

Externe Links