ARM-Kortex-A15 - ARM Cortex-A15
 | |
| Allgemeine Information | |
|---|---|
| Gestartet | In Produktion Ende 2011, auf den Markt Ende 2012 |
| Entworfen von | ARM-Bestände |
| Leistung | |
| max. CPU- Taktrate | 1,0 GHz bis 2,5 GHz |
| Zwischenspeicher | |
| L1- Cache | 64 KB (32 KB I-Cache, 32 KB D-Cache) pro Kern |
| L2-Cache | Bis zu 4 MB pro Cluster |
| L3-Cache | keiner |
| Architektur und Klassifizierung | |
| Mindest. Feature-Größe | 32 nm /28 nm anfänglich bis 22 nm Roadmap |
| Mikroarchitektur | ARMv7-A |
| Physikalische Spezifikationen | |
| Kerne | |
Der ARM Cortex-A15 MPCore ist ein von ARM Holdings lizenzierter 32-Bit-Prozessorkern , der die ARMv7-A-Architektur implementiert . Es handelt sich um einen Multicore-Prozessor mit einer Out-of-Order- Superskalar- Pipeline, die mit bis zu 2,5 GHz läuft .
Überblick
ARM hat behauptet, dass der Cortex-A15 - Kern bei gleicher Anzahl von Kernen bei gleicher Geschwindigkeit 40 Prozent leistungsfähiger ist als der Cortex-A9- Kern. Die ersten A15-Designs kamen im Herbst 2011 auf den Markt, Produkte auf Basis des Chips kamen jedoch erst 2012 auf den Markt.
Die Hauptmerkmale des Cortex-A15-Kerns sind:
- 40-Bit - Large Physical Address Extensions (LPAE) bis 1 Adressierung bis TB von RAM . Gemäß der x86 Physical Address Extension , virtueller Adressraum bleibt 32 Bit.
- 15-stufige Integer-/17–25-stufige Gleitkomma-Pipeline, mit spekulativem Problem außerhalb der Reihenfolge Superskalare 3-Wege- Ausführungspipeline
- 4 Kerne pro Cluster, bis zu 2 Cluster pro Chip mit CoreLink 400 (CCI-400, ein AMBA-4 Coherent Interconnect) und 4 Cluster pro Chip mit CCN-504. ARM stellt Spezifikationen bereit, aber die Lizenznehmer entwerfen ARM-Chips individuell, und AMBA-4 skaliert über 2 Cluster hinaus. Die theoretische Grenze liegt bei 16 Clustern; 4 Bits werden verwendet, um die CLUSTERID-Nummer im CP15-Register zu codieren (Bit 8 bis 11).
- DSP- und NEON SIMD- Erweiterungen onboard (pro Kern)
- Integrierte VFPv4- Gleitkommaeinheit (pro Kern)
- Unterstützung für Hardwarevirtualisierung
- Thumb-2- Befehlssatzcodierung zur Reduzierung der Programmgröße mit geringen Auswirkungen auf die Leistung
- TrustZone- Sicherheitserweiterungen
- Jazelle RCT für JIT- Zusammenstellung
- Program Trace Macrocell und CoreSight Design Kit zur unauffälligen Verfolgung der Befehlsausführung
- 32 KB Daten + 32 KB Instruktions-L1-Cache pro Kern
- Integrierter Level-2-Cache-Controller mit niedriger Latenz, bis zu 4 MB pro Cluster
Chips
Die erste Umsetzung erfolgte 2012 von Samsung mit dem Exynos 5 Dual, der im Oktober 2012 mit dem Samsung Chromebook Series 3 (ARM-Version) ausgeliefert wurde, gefolgt vom Google Nexus 10 im November .
Pressemeldungen aktueller Umsetzungen:
- Broadcom SoC
- HiSilicon K3V3
- Nvidia Tegra 4 (Wayne) und Tegra K1.
- Samsung Exynos 5 Dual, Quad und Octa
- ST-Ericsson Nova A9600 (abgesagt) ( Dual-Core @ 2,5 GHz über 20k DMIPS)
- Texas Instruments OMAP 5- SoCs und Sitara AM57x-Familie
Andere Lizenznehmer wie LG werden voraussichtlich irgendwann ein A15-basiertes Design produzieren.
Systeme auf einem Chip
| Modell-Nr | Halbleitertechnologie | Zentralprozessor | GPU | Speicherschnittstelle | Drahtlose Funktechnologien | Verfügbarkeit | Geräte verwenden |
|---|---|---|---|---|---|---|---|
| HiSilicon K3V3 | 28 nm HPL |
big.LITTLE Architektur mit 1,8 GHz Dual-Core ARM Cortex-A15 + Dual-Core ARM Cortex-A7 |
Mali-T628 | H2 2014 | |||
| Nvidia Tegra 4 T40 | 28 nm HPL | 1,9 GHz Quad-Core ARM Cortex-A15 + 1 Low-Power-Core | Nvidia GeForce @ 72 Kerne , 672 MHz , 96,8 GFLOPS = 48 PS + 24 VU × 0,672 × 2 (96,8 GFLOPS) (unterstützt DirectX 11+, OpenGL 4.X und PhysX ) | 32-Bit Dual-Channel DDR3L oder LPDDR3 bis zu 933 MHz (1866 MT/s Datenrate) | Kategorie 3 (100 Mbit/s) LTE | Q2 2013 | Nvidia Shield Tegra Note 7 |
| Nvidia Tegra 4 AP40 | 28 nm HPL | 1,2-1,8 GHz Quad-Core + Low-Power-Core | Nvidia GPU 60 Kerne (unterstützt DirectX 11+, OpenGL 4.X und PhysX ) | 32-Bit- Dual-Channel- 800-MHz- LPDDR3 | Kategorie 3 (100 Mbit/s) LTE | Q3 2013 | |
| Nvidia Tegra K1 | 28 nm HPm | 2,3 GHz Quad-Core + Energiesparkern | Kepler SMX (192 CUDA- Kerne, 8 TMUs , 4 ROPs ) | 32-Bit-Dual-Channel-DDR3L, LPDDR3 oder LPDDR2 | Q2 2014 | Jetson TK1-Entwicklungsboard, Lenovo ThinkVision 28 , Xiaomi MiPad, Shield Tablet | |
| Texas Instruments OMAP5430 | 28 nm | 1,7 GHz Dual-Core | PowerVR SGX544MP2 @ 532 MHz + dedizierter 2D-Grafikbeschleuniger | 32-Bit- Dual-Channel 532 MHz LPDDR2 | Q2 2013 | phyCore-OMAP5430 | |
| Texas Instruments OMAP5432 | 28 nm | 1,5 GHz Dual-Core | PowerVR SGX544MP2 @ 532 MHz + dedizierter 2D-Grafikbeschleuniger | 32-Bit- Dual-Channel 532 MHz DDR3 | Q2 2013 | DragonBox Pyra , SVTronics EVM, Compulab SBC-T54 | |
| Texas Instruments AM57x | 28 nm | 1,5 GHz Single- oder Dual-Core | PowerVR SGX544MP2 @ 532 MHz + dedizierter 2D-Grafikbeschleuniger | 32-Bit- Dual-Channel 532 MHz DDR3 | 4. Quartal 2015 | BeagleBoard-X15 , Elesar Titan | |
| Texas Instruments 66AK2x | 28 nm | 1,5-GHz-Single-, Dual- und Quad-Core-Geräte | 1-8 C66x DSP-Kerne, Funkbeschleunigung und viele andere anwendungsspezifische Beschleuniger | 4. Quartal 2015 | |||
| Exynos 5 Dual (vorher Exynos 5250 ) |
32 nm HKMG | 1,7 GHz Dual-Core ARM Cortex-A15 | ARM Mali-T604 (Quad-Core) @ 533 MHz; 68.224 GFLOPS | 32-Bit-Dual-Channel 800 MHz LPDDR3/DDR3 (12,8 GB/Sek.) oder 533 MHz LPDDR2 (8,5 GB/Sek.) | 3. Quartal 2012 | Samsung Chromebook XE303C12, Google Nexus 10 , Arndale Board , Huins ACHRO 5250 Exynos, Freelander PD800 HD, Voyo A15, HP Chromebook 11, Samsung Homesync | |
| Exynos 5 Octa (intern Exynos 5410) |
28 nm HKMG | 1,6 GHz Quad-Core ARM Cortex-A15 und 1,2 GHz Quad-Core ARM Cortex-A7 (ARM big.LITTLE ) | IT PowerVR SGX544MP3 ( Tri-Core ) @ 480 MHz 49 GFLOPS (532 MHz in einigen Vollbild-Apps) | 32-Bit-Dual-Channel-800-MHz-LPDDR3 (12,8 GB/Sek.) | Q2 2013 | Samsung Galaxy S4 I9500, Hardkernel ODROID-XU, Meizu MX3 , ZTE Grand S II TD ODROID-XU | |
| Exynos 5 Octa (intern Exynos 5420) |
28 nm HKMG | 1,8-1,9 GHz Quad-Core ARM Cortex-A15 und 1,3 GHz Quad-Core ARM Cortex-A7 (ARM big.LITTLE mit GTS ) | ARM Mali-T628 MP6 @ 533 MHz; 109 GFLOPS | 32-Bit-Dual-Channel 933 MHz LPDDR3e (14,9 GB/Sek.) | Q3 2013 | Samsung Chromebook 2 11,6", Samsung Galaxy Note 3 , Samsung Galaxy Note 10.1 (2014 Edition) , Samsung Galaxy Note Pro 12.2 , Samsung Galaxy Tab Pro ( 12.2 & 10.1 ), Arndale Octa Board, Galaxy S5 SM-G900H | |
| Exynos 5 Octa (intern Exynos 5422) |
28 nm HKMG | 2,1 GHz Quad-Core ARM Cortex-A15 und 1,5 GHz Quad-Core ARM Cortex-A7 (ARM big.LITTLE mit GTS) | ARM Mali-T628 MP6 @ 695 MHz (142 Gflops) | 32-Bit-Dual-Channel 933 MHz LPDDR3/DDR3 (14,9 GB/Sek.) | Q2 2014 | Galaxy S5 SM-G900, Hardkernel ODROID-XU3 & ODROID-XU4 | |
| Exynos 5 Octa (intern Exynos 5800) |
28 nm HKMG | 2,1 GHz Quad-Core ARM Cortex-A15 und 1,3 GHz Quad-Core ARM Cortex-A7 (ARM big.LITTLE mit GTS) | ARM Mali-T628 MP6 @ 695 MHz (142 Gflops) | 32-Bit-Dual-Channel 933 MHz LPDDR3/DDR3 (14,9 GB/Sek.) | Q2 2014 | Samsung Chromebook 2 13,3" | |
| Exynos 5 Hexa (intern Exynos 5260) |
28 nm HKMG | 1,7 GHz Dual-Core ARM Cortex-A15 und 1,3 GHz Quad-Core ARM Cortex-A7 (ARM big.LITTLE mit GTS) | ARM Mali-T624 | 32-Bit-Dual-Channel-800-MHz-LPDDR3 (12,8 GB/Sek.) | Q2 2014 | Galaxy Note 3 Neo (angekündigt am 31. Januar 2014), Samsung Galaxy K Zoom | |
| Allwinner A80 Octa | 28 nm HPm | Quad-Core ARM Cortex-A15 und Quad-Core ARM Cortex-A7 (ARM big.LITTLE mit GTS) | PowerVR G6230 (Schurke) | 32-Bit-Dual-Channel-DDR3/DDR3L/LPDDR3 oder LPDDR2 |
Siehe auch
- ARM-Architektur
- Liste der ARM-Kerne
- Liste der Anwendungen von ARM-Kernen
- Vergleich von ARMv8-A-Kernen
- Vergleich von ARMv7-A-Kernen
- JTAG