ARM-Cortex-X1 - ARM Cortex-X1
| Allgemeine Information | |
|---|---|
| Gestartet | 2020 |
| Entworfen von | ARM Ltd. |
| Performance | |
| max. CPU- Taktrate | bis 3,0 GHz in Telefonen und 3,3 GHz in Tablets/Laptops |
| Adressbreite | 40-Bit |
| Zwischenspeicher | |
| L1- Cache | 128 KiB ( 64 KiB I-Cache mit Parität, 64 KiB D-Cache ) pro Kern |
| L2-Cache | 512–1024 KiB pro Ader |
| L3-Cache | 512 KiB – 8 MiB (optional) |
| Architektur und Klassifizierung | |
| Die Architektur | ARMv8-A |
| Mikroarchitektur | ARM-Cortex-X1 |
| Befehlssatz | A64, A32 und T32 (nur bei EL0) |
| Erweiterungen | |
| Physikalische Spezifikationen | |
| Kerne | |
| Produkte, Modelle, Varianten | |
| Produktcodename(n) | |
| Variante(n) | ARM-Cortex-A78 |
| Geschichte | |
| Vorgänger | ARM-Cortex-A77 |
| Nachfolger | ARM Cortex-X2 |
Der ARM Cortex-X1 ist eine Mikroarchitektur des Implementierung ARMv8.2-A 64-Bit - Befehlssatzes von entworfen ARM Holdings ' Austin Center Design als Teil des ARM Cortex-X Individuell (CXC) Programms.
Design
Das Cortex-X1-Design basiert auf dem ARM Cortex-A78 , wurde jedoch auf reine Leistung anstelle eines Gleichgewichts von Leistung, Leistung und Fläche (PPA) neu entwickelt.
Der Cortex-X1 ist ein 5-Wide-Decode- Out-of-Order- Superskalar- Design mit einem 3K-Makro-OP-Cache (MOPs). Es kann 5 Befehle und 8 MOPs pro Zyklus abrufen und 8 MOPs und 16 µOPs pro Zyklus umbenennen und verteilen. Die Fenstergröße außerhalb der Reihenfolge wurde auf 224 Einträge erhöht. Das Backend verfügt über 15 Ausführungsports mit einer Pipelinetiefe von 13 Stufen und die Ausführungslatenzen bestehen aus 10 Stufen. Es verfügt auch über 4x128b SIMD-Einheiten.
ARM behauptet, dass der Cortex-X1 30 % schnellere Integer- und 100 % schnellere Leistung beim maschinellen Lernen bietet als der ARM Cortex-A77 .
Der Cortex-X1 unterstützt die DynamIQ- Technologie von ARM , die in Kombination mit den ARM Cortex-A78-Mid- und ARM-Cortex-A55 -Kleinkernen als Hochleistungskerne verwendet werden soll.
Architekturänderungen im Vergleich zu ARM Cortex-A78
- Rund 20 % Leistungssteigerung (+30 % von A77)
- 30% schnellere ganze Zahl
- 100 % schnellere Leistung beim maschinellen Lernen
- Die Fenstergröße außerhalb der Reihenfolge wurde auf 224 Einträge erhöht (von 160 Einträgen)
- Bis zu 4x128b SIMD-Einheiten (ab 2x128b)
- 15% mehr Siliziumfläche
- 5-Wege-Decodierung (von 4-Wege)
- 8 MOPs/Zyklus decodierte Cache-Bandbreite (ab 6 MOPs/Zyklus)
- 64 KB L1D + 64 KB L1I (ab 32/64 KB L1)
- Bis zu 1 MB/Kern L2-Cache (ab 512 KB/Kern max.)
- Bis zu 8 MB L3-Cache (ab 4 MB max.)
Lizenzierung
Der Cortex-X1 ist als SIP-Core für Partner ihres Cortex-X Custom (CXC)-Programms erhältlich und eignet sich aufgrund seines Designs für die Integration mit anderen SIP-Cores (z. B. GPU , Display-Controller , DSP , Bildprozessor usw.) in) eine Matrize bildet ein System auf einem Chip (SoC).
Verwendung
- Samsung Exynos 2100
- Qualcomm Snapdragon 888(+)
Siehe auch
- ARM Cortex-A78 , verwandte Hochleistungs-Mikroarchitektur
- Vergleich von ARMv8-A-Kernen , ARMv8-Familie
Verweise
 |
Dieser Computer-Engineering- bezogene Artikel ist ein Stummel . Sie können Wikipedia helfen, indem Sie es erweitern . |