Elektrochemischer RAM - Electrochemical RAM

Electrochemical Random-Access Memory (ECRAM) ist eine Art nichtflüchtiger Speicher (NVM) mit mehreren Ebenen pro Zelle (MLC), der für die analoge Beschleunigung des Deep Learning entwickelt wurde . Eine ECRAM-Zelle ist ein Gerät mit drei Anschlüssen, das aus einem leitenden Kanal, einem isolierenden Elektrolyten , einem Ionenreservoir und Metallkontakten besteht. Der Widerstand des Kanals wird durch Ionenaustausch an der Grenzfläche zwischen dem Kanal und dem Elektrolyten beim Anlegen eines elektrischen Feldes moduliert. Der Ladungstransferprozess ermöglicht sowohl die Zustandsbeibehaltung in Abwesenheit von angelegter Leistung als auch das Programmieren mehrerer unterschiedlicher Pegel, die beide den ECRAM-Betrieb von dem eines Feldeffekttransistors (FET) unterscheiden . Die Schreiboperation ist deterministisch und kann zu einer symmetrischen Potenzierung und Depression führen, was ECRAM-Arrays attraktiv macht, um als künstliche synaptische Gewichte in physikalischen Implementierungen von künstlichen neuronalen Netzwerken (ANN) zu wirken . Zu den technologischen Herausforderungen gehören das Leerlaufpotential (OCP) und die Halbleiter-Foundry-Kompatibilität im Zusammenhang mit Energiematerialien. Universitäten, staatliche Laboratorien und Forschungsteams von Unternehmen haben zur Entwicklung von ECRAM für analoges Computing beigetragen . Bemerkenswert ist , Sandia National Laboratories entwickelt , um eine Lithium-basierte Zelle von Solid-State - Batterie - Materialien inspiriert, die Stanford University eine organische Proton-basierte Zelle gebaut und International Business Machines (IBM) In-Memory - Selektor freier parallele Programmierung für eine demonstriert logistische Regression Aufgabe in einem Array von Metalloxid-ECRAM, das zum Einfügen in das Back-End-of-Line (BEOL) ausgelegt ist .

Betrieb

Layout und Funktionsprinzip der synaptischen ECRAM-Zellen

Schreiben

Spannung auf das Gate, relativ zu Kanalelektroden, kann in Form eines festen Stroms oder einer Vorspannung aufgebracht werden, wodurch Ionen in Richtung - oder weg von - der Elektrolyt/Kanal-Grenzfläche getrieben werden, wo ein Ladungstransfer mit freien Trägern stattfindet. Beim Einfügen in den Kanal wird die ionische Ladung neutralisiert und die atomaren Spezies interkalieren oder binden an die leitfähige Wirtsmatrix, was in einigen Fällen zu Spannungen und lokalisierten Phasenumwandlungen führt. Solche reversiblen Prozesse sind äquivalent zu anodischen/kathodischen Reaktionen in Batteriezellen oder elektrochromen Geräten. Obwohl im ECRAM die Programmierung des Speicherelements nicht als eine Änderung der Kapazität oder Opazität definiert ist, sondern als eine Änderung der Kanalleitfähigkeit, die mit dem Einfügen oder Entfernen von atomaren Spezies als Ergebnis des Belastungssignals verbunden ist.

Lesen

Der Lesevorgang ist dank des Vorhandenseins von drei Elektroden vom Schreibvorgang entkoppelt, wodurch die Lesestörung begrenzt wird. Zwischen den Kanalelektroden wird eine kleine Vorspannung angelegt, wobei der resultierende Lesestrom proportional zur Kanalleitfähigkeit ist, wodurch der programmierte Zustand der Vorrichtung erfasst wird.

Geschwindigkeit

Die Programmiergeschwindigkeit von ECRAM-Zellen wird nicht durch die Massendiffusion von Ionen begrenzt. Sie müssen in der Tat nur die Grenzfläche zwischen Elektrolyt und Kanal überqueren, um eine Änderung der Leitfähigkeit zu bewirken. Nanosekunden-Schreibimpulse können tatsächlich eine Programmierung auslösen. Kompromisse zwischen Gate-Kapazität , elektronischer Leitfähigkeit usw. können zu Einschwingvorgängen führen, die die maximale Lese-Schreib-Frequenz begrenzen.

Arrays

ECRAM-Arrays sind in einem Pseudo-Crossbar-Layout integriert, wobei die Gate-Zugriffsleitung allen Geräten in einer Zeile oder Spalte gemeinsam ist. Tritt beim Ionenaustausch zwischen Kanal und Gate-Elektrode eine Änderung des elektrochemischen Potentials , der treibenden Kraft einer Batterie, auf, liegt am Gate-Kontakt ein Leerlaufpotential (OCP) vor, das je nach programmiertem Zustand von Gerät zu Gerät unterschiedlich ist. Um ein Übersprechen zwischen Zellen zu verhindern, die sich eine Gate-Leitung teilen, wird eine Zugriffsvorrichtung zum Isolieren jeder einzelnen in Reihe mit dem Speicherelement hinzugefügt. Das Unterdrücken von OCP im ECRAM-Design minimiert die Zellengröße/-komplexität und ermöglicht ein selektorfreies paralleles Lesen/Programmieren von Gerätearrays.

Synaptische Funktion

(Links) Illustration einer analogen Matrix-Vektor-Multiplikationsoperation in einem Pseudo-Crossbar-Ecram-Array. (Rechts) Illustration der Programmierung von 50 verschiedenen und reversiblen Zuständen in der synaptischen Zelle von Ecram.

Prinzip

Nichtflüchtiger Speicher (NVM) kann für In-Memory-Computing genutzt werden , wodurch die Häufigkeit der Datenübertragung zwischen Speicher- und Verarbeitungseinheiten reduziert wird. Dies kann letztendlich die Rechenzeit und die Energieeffizienz gegenüber hierarchischen Systemarchitekturen verbessern, indem der Von-Neumann-Engpass beseitigt wird . Daher kann man bei Verwendung von Mehrpegelzellen (MLC) an den Knoten von Kreuzschienenarrays analoge Operationen an zeit- oder spannungscodierten Daten durchführen, wie beispielsweise Vektor (Zeileneingangssignal) × Matrix (Speicherarray) Multiplikation. Den Gesetzen von Kirchoff und Ohm folgend , wird der resultierende Vektor dann durch Integrieren des an jeder Spalte gesammelten Stroms erhalten. Bei ECRAM-Zellen wird an jeder Zeile eine zusätzliche Zeile hinzugefügt, um die Zellen während der Programmierzyklen zu schreiben, wodurch eine Pseudo-Kreuzschienenarchitektur erhalten wird. Im Bereich der künstlichen Intelligenz (KI) werden tiefe neuronale Netze (DNN) für Klassifikations- und Lernaufgaben verwendet, die auf einer Vielzahl von Matrix-Multiply-Operationen beruhen. Daher sind analoge Berechnungen mit NVM-Technologie für solche Aufgaben äußerst attraktiv. ECRAM-Zellen sind aufgrund ihrer inhärenten deterministischen und symmetrischen Programmiernatur im Vergleich zu anderen Geräten wie resistivem RAM (ReRAM oder RRAM) und Phasenwechselspeicher (PCM) einzigartig für die Verwendung in analogen Deep-Learning-Beschleunigern positioniert .

Anforderungen

Die physikalische Implementierung von künstlichen neuronalen Netzen (KNN) muss beim Benchmarking mit Gleitkomma-Präzisionsgewichtungen in Software mit Iso-Genauigkeit funktionieren . Dies legt die Grenze für die Geräteeigenschaften fest, die für analoge Deep-Learning-Beschleuniger benötigt werden . Im Design ihrer resistiven Verarbeitungseinheit (RPU) hat IBM Research solche Anforderungen veröffentlicht, von denen eine Teilmenge hier aufgelistet ist. Das Co-Design von Algorithmus und Hardware kann sie etwas lockern, aber nicht ohne andere Kompromisse.

Die Verwendung von NVM als synaptische Gewichte anstelle von Speicher impliziert deutlich unterschiedliche Anforderungen in Bezug auf den Zielwiderstandsbereich, die Anzahl der Stufen sowie die Programmiergeschwindigkeit und -symmetrie. Da die In-Memory-Berechnung parallel durch das Array erfolgt, werden viele Geräte gleichzeitig adressiert und müssen daher einen hohen durchschnittlichen Widerstand aufweisen, um die Energiedissipation zu begrenzen. Um eine hochgenaue Berechnung durchzuführen und gegenüber Rauschen widerstandsfähig zu sein, benötigt die NVM-Zelle eine große Anzahl unterschiedlicher Zustände. Die Programmierzeit muss nur zwischen den Ebenen schnell sein, nicht vom höchsten zum niedrigsten Widerstandszustand. Während jedes Programmierzyklus ( Backpropagation ) können Gewichtungsaktualisierungen negativ oder positiv sein, und die Aufwärts-/Abwärtskurven benötigen daher Symmetrie, damit Lernalgorithmen konvergieren können. Alle NVM-Technologien haben mit diesen Zielen zu kämpfen. Einzelne ECRAM-Zellen können solche strengen Metriken erfüllen, müssen aber auch eine hohe Array-Ausbeute und Stochastik aufweisen.

Demos mit ECRAM Synaptic Arrays

Sandia Nationale Laboratorien

Wie in einer Veröffentlichung aus dem Jahr 2019 in Science von Elliot J. Fuller, Alec A. Talin et al. von Sandia National Laboratories , in Zusammenarbeit mit der Stanford University und der University of Massachusetts Amherst :

Mit koplanaren organischen Multilevel-Zellen, die durch leitfähige Brückenspeicher (CBM) isoliert sind, demonstriert das Team die parallele Programmierung und Adressierung in bis zu 3×3-Arrays. Insbesondere wird ein zweischichtiges neuronales Netzwerk auf das Array abgebildet, indem die Gewichte übertragen werden, die zum Ausführen einer Inferenzaufgabe erforderlich sind, was zu einer XOR- Operation am binären Eingangsvektor führt.

Es wird gezeigt, dass einzelne Zellen die folgenden Eigenschaften aufweisen (nicht alle werden in derselben Gerätekonfiguration erreicht); Geschwindigkeit = 1 MHz Lese-Schreib-Zyklen, Anzahl der Zustände > 50 (abstimmbar), Widerstandsbereich = 50-100 nS (abstimmbar), Ausdauer >10 ⁸ Schreiboperationen, Größe = 50×50 µm ² .

IBM Forschung

Wie in einem Verfahren des IEEE International Electron Device Meeting (IEDM) aus dem Jahr 2019 von Seyoung Kim, John Rozen et al. von IBM-Forschung:

Mit selektorfreien Metalloxid-ECRAM-Zellen demonstriert das Team die parallele Programmierung und Adressierung in 2×2-Arrays. Insbesondere wird eine logistische Regressionsaufgabe im Speicher mit 1.000 2×1 Vektoren als Trainingssatz durchgeführt. 2D-Kurvenanpassung wird in einem Dutzend Epochen erreicht.

Es wird gezeigt, dass einzelne Zellen die folgenden Eigenschaften aufweisen (nicht alle werden in derselben Gerätekonfiguration erreicht); Geschwindigkeit = 10 ns Schreibimpulse, Anzahl der Zustände > 1.000 (abstimmbar), Widerstandsbereich = 0-50 μS (abstimmbar), Ausdauer >10 ⁷ Schreibvorgänge, Größe < 1×1 μm ² .

Zellenimplementierungen

Verschiedene Institutionen haben ECRAM-Zellen mit sehr unterschiedlichen Materialien, Layouts und Leistungen demonstriert.
Ein Beispielsatz für diskrete Zellen ist in der Tabelle aufgeführt.

Li-ECRAM

Auf Lithium-Ionen basierende Li-ECRAM-Bauelemente haben ein wiederholbares und kontrolliertes Schalten demonstriert, indem bekannte Materialien aus der Batterietechnologie auf das Speicherdesign angewendet wurden. Folglich können solche Zellen einen OCP aufweisen, der je nach programmiertem Zustand über mehrere Volt variiert.

H-ECRAM

Auf Wasserstoffionen basierende H-ECRAM-Bausteine ​​haben sich als schnell erwiesen und erfordern kleine treibende Kräfte, um die Programmierung zu induzieren. Hohe Diffusionskoeffizienten in verschiedenen Materialien können von einem Mangel an Retention innerhalb der Speicherzelle begleitet sein, was sich auf die Lebensdauer auswirkt. Die meisten H-ECRAM-Designs verwenden flüssige und/oder organische Elektrolyte.

MO-ECRAM

ECRAM auf Metalloxidbasis sind inspiriert von OxRam- Materialien und der High-k/Metall-Gate- Technologie, die in kommerziellen Halbleiterangeboten verwendet wird. MO-ECRAM ermöglicht vernachlässigbare OCP- und Sub-μs-Schreiboperationen.

VLSI

Verarbeiteter 200-mm-Si-Wafer

Für fortschrittliche Halbleiterspeicher- oder Rechenanwendungen muss eine Technologie mit sehr großer Integration (VLSI) kompatibel sein . Dies erlegt den verwendeten Materialien und den Techniken, die verwendet werden, um funktionelle Vorrichtungen herzustellen, Beschränkungen auf. Die Auswirkungen auf ECRAM werden hier beschrieben.

Halbleitergießerei

Eine Halbleitergießerei kann mit mehreren Technologien umgehen und unterliegt strengen Regeln, wenn es um die Einführung von Materialien in ihr teures Toolset geht, um Kreuzkontaminationen und Verlust der Geräteausbeute zu vermeiden. Insbesondere bewegliche metallische Ionen können, wenn sie in aktiven Bereichen vorhanden sind, eine Gerätedrift verursachen und die Zuverlässigkeit beeinträchtigen. Es gibt mehrere andere Überlegungen für die Gießereien; einschließlich Sicherheit, Kosten, Volumen usw. Daher steht Li-ECRAM auf Lithium-Ionen-Basis vor einzigartigen Herausforderungen, die über das Vorhandensein von OCP hinausgehen.

Back-End-of-Line (BEOL)

Speicherarrays erfordern logische Peripherie, um mit dem Rest des Rechensystems zu arbeiten und eine Schnittstelle zu bilden. Diese Peripherie basiert auf Feldeffekttransistoren (FETs), die auf der Oberfläche von Silizium-Wafer- Substraten mit einem hohen thermischen Budget am Front-End-of-Line (FEOL) aufgebaut sind . Speicherzellen können zwischen oberen Metallebenen am Back-End-of-Line (BEOL) eingefügt werden, müssen jedoch in nachfolgenden Schritten von Temperaturen bis zu ~400 °C unberührt bleiben. Zusammen mit den Herausforderungen bei der Strukturierung mit hoher Dichte machen diese Einschränkungen organische Bauelemente für eine solche Integration ungeeignet.

Heterogene Integration (HI)

Eine Möglichkeit, neuartige Speichermaterialien einzuführen, kann darin bestehen, heterogene Integration (HI) zu verwenden, bei der das Gerätearray unabhängig von den Logiksteuerungen hergestellt und dann an den FET-enthaltenden Chip gebondet wird, um seine Verwendung als Speicher mit hoher Bandbreite (HBM) zu ermöglichen . Die Kosten und die Komplexität, die mit einem solchen Schema verbunden sind, wirken sich jedoch negativ auf das Wertversprechen zum Verdrängen vorhandener Speichertechnologien aus.

Verweise

Externe Links